1.一种延迟内插型时间数字转换器，其特征在于，包括：输入信号处理单元、环形延迟链、计数器、触发器组、寄存单元和控制单元，其中，
所述输入信号处理单元，用于根据输入信号生成第一清空信号、窄脉冲信号和控制信号，并分别将所述第一清空信号和窄脉冲信号发送至所述环形延迟链，以及将所述控制信号发送至控制单元；
所述环形延迟链由n个延迟单元组成，用于对时钟信号进行内插，所述延迟单元包括第一数据输入端、第二数据输入端和数据输出端，各个延迟单元的第一数据输入端和数据输出端依次连接，第一延迟单元的第二数据输入端用于接收所述窄脉冲信号，非第一延迟单元的第二数据输入端用于接收所述第一清空信号，在接收到所述第一清空信号时，清空所述环形延迟链中的循环信号，对接收的所述窄脉冲信号进行循环延迟；
所述计数器与所述环形延迟链中的第n延迟单元的输出端连接，用于记录所述窄脉冲信号在所述环形延迟链中循环的次数；
所述触发器组，由与所述延迟单元相同数量的触发器组成，并且所述触发器与所述延迟单元的输出端一一对应连接，用于记录所述窄脉冲信号在所述环形延迟链中的循环位置；
所述控制单元，用于接收所述控制信号，并在接收所述控制信号后发送寄存指令至寄存单元；
所述寄存单元，用于接收所述控制单元的寄存指令，并在所述控制信号发出后的时钟信号触发时刻，对所述计数器和所述触发器组的记录结果进行寄存。
2.根据权利要求1所述的延迟内插型时间数字转换器，其特征在于，所述延迟单元为：与门和或门的组合、二选一数据选择器或加法器。
3.根据权利要求1所述的延迟内插型时间数字转换器，其特征在于，还包括：
循环控制单元，所述循环控制单元分别连接所述计数器和非第一延迟单元的第二数据输入端，当所述计数器的记录次数大于预设阈值时，生成第二\t清空信号，并将所述第二清空信号发送至所述环形延迟链，所述环形延迟链，在接收到所述第二清空信号时，清空所述环形延迟链中的循环信号。
4.根据权利要求3所述的延迟内插型时间数字转换器，其特征在于，所述循环控制单元包括阈值设置子单元，用于根据时钟信号的周期设置所述环形延迟链中循环信号的循环次数阈值，所述循环次数阈值与所述环形延迟链延迟长度的乘积大于所述时钟信号的周期。
5.根据权利要求1所述的延迟内插型时间数字转换器，其特征在于，还包括：
粗时间测量模块，用于对时钟信号进行计数，在接收到所述控制单元的测量指令时寄存计数结果；
存储器，用于接收所述控制单元的存储指令，分别获取并存储所述寄存单元和所述粗时间测量模块的寄存信息。
6.根据权利要求1所述的延迟内插型时间数字转换器，其特征在于，所述输入信号处理单元，包括延迟子单元和合成子单元：
所述延迟子单元，用于对所述输入信号进行M级延迟，生成M级延迟信号，其中第M1级延迟信号作为所述控制信号，所述第M1级延迟信号为第二级延迟信号至第M-2级延迟信号之间的任意一级延迟信号；
所述合成子单元，用于选择第一级延迟信号，以及第二级至第M1级之间任意一级延迟信号，生成所述第一清空信号，及选择第M1级延迟信号，以及M1级至第M级任意一级延迟信号，生成所述窄脉冲信号，其中，所述第一清空信号的长度大于所述延迟单元的两倍延迟长度，并小于或等于所述环形延迟链的延迟长度，所述窄脉冲信号的长度大于所述延迟单元的两倍延迟长度，并小于或等于所述环形延迟链的延迟长度。