复位单元和芯片的制作方法

本发明涉及电路领域，具体而言，涉及一种复位单元和芯片。
背景技术：
：随着摩尔定律深入到亚微米量级，芯片的集成度越来越高，单个芯片上包含的功能模块越来越多，片上系统soc(systemonchip,简称为soc)已经成为了集成电路设计的趋势。soc芯片中存在着大量的状态寄存器和控制寄存器等功能单元，在电源加到芯片上时，这些寄存器的状态是不确定的，这些不确定的状态很可能引起系统的误操作。为了消除可能的误操作，芯片一般会引入上电复位单元，在启动电源时自动产生复位信号来刷新寄存器的初始值。传统的上电复位单元(如图1所示)利用电容的电压不能突变这一原理，在电源启动时对rc通路进行充电，当电容电压充电到反相器的阈值电压时反相器反向，经过脉冲产生电路后产生一定宽度的复位信号。这一复位单元结构存在几个问题：(1)复位信号宽度不够，满足不了现在大规模soc系统对复位时间的要求(毫秒量级)。虽然可以通过加大rc的值来拓宽复位信号宽度，但是这同时也造成大电容大电阻占用面积过大；(2)如果电源上电时间相对于rc的时间常数而言比较大的话，产生的复位信号的幅值会比电源电压小，从而造成复位不够充分；(3)此结构很容易遭受电源噪声的干扰，电源电压上升到阈值电压附近时如果存在电源抖动，可能会引起多次的误复位而产生振荡信号。针对传统复位单元结构存在的问题，已有许多更加复杂的结构被提出，但是这些电路引入了较多的辅助单元，有的辅助单元甚至需要单独的电源供给，在解决上述问题的同时增加了复位电路的复杂度，加大了芯片面积。针对相关技术中复位单元无法兼容在电路结构简单的情况下实现长复位时间的问题，目前尚未提出有效的解决方案。技术实现要素：本发明实施例提供了一种复位单元和芯片，以至少解决相关技术中复位单元无法 兼容在电路结构简单的情况下实现长复位时间的技术问题。根据本发明实施例的一个方面，提供了一种复位单元，包括：复位信号充电电路，连接至电源，用于在电源上电后进行充电并输出电压信号；以及施密特缓冲电路，连接至复位信号充电电路，用于根据电压信号和施密特缓冲电路的阈值电压输出复位信号。进一步地，复位信号充电电路包括：第一晶体管，其中，第一晶体管的栅极和漏极连接至电源；第一电容，其中，第一电容的正电极连接至第一晶体管的源极，第一电容的负电极接地；以及第二电容，其中，第二电容的正电极连接至电源，第二电容的负电极接地。进一步地，第一晶体管为nmos晶体管。进一步地，施密特缓冲电路包括：施密特反相器，连接至复位信号充电电路，在复位信号充电电路输出的电压信号超过施密特反相器的阈值电压时，输出反相电压；以及第一反相器，连接至施密特反相器和复位单元的输出端，用于对施密特反相器输出的反相电压进行反相，输出复位信号。进一步地，施密特反相器包括：第二晶体管，其中，第二晶体管的源极连接至电源，第二晶体管的栅极连接至复位信号充电电路；第三晶体管，其中，第三晶体管的源极连接至第二晶体管的漏极，第三晶体管的栅极连接至复位信号充电电路；第四晶体管，其中，第四晶体管的漏极连接至第三晶体管的漏极，第四晶体管的栅极连接至复位信号充电电路；第五晶体管，其中，第五晶体管的源极接地，第五晶体管的栅极连接至复位信号充电电路，第五晶体管的漏极连接至第四晶体管的源极；第六晶体管，其中，第六晶体管的源极连接至第二晶体管的漏极，第六晶体管的栅极连接至第四晶体管的漏极，第六晶体管的漏极接地；以及第七晶体管，其中，第七晶体管的源极连接至第五晶体管的漏极，第七晶体管的栅极连接至第四晶体管的漏极，第七晶体管的漏极连接至电源。进一步地，施密特反相器的正向阈值电压高于负向阈值电压。进一步地，第一反相器包括：第八晶体管，其中，第八晶体管的栅极连接至施密特反相器的输出端，第八晶体管的漏极连接至电源，第八晶体管的源极连接至复位单元的输出端；以及第九晶体管，其中，第九晶体管的栅极连接至施密特反相器的输出端，第九晶体管的源极接地，第八晶体管的漏极连接至复位单元的输出端。进一步地，复位单元还包括：复位信号放电电路，其中，复位信号放电电路的输入端用于接收外部控制信号，复位信号放电电路的第一输出端连接至复位信号充电电 路，复位信号放电电路的第二输出端连接至复位单元的输出端，用于根据外部控制信号对复位信号充电电路和复位单元的输出端进行放电。进一步地，复位信号放电电路包括：第二反相器，其中，第二反相器的输入端用于接收外部控制信号；第十晶体管，其中，第十晶体管的栅极连接至第二反相器的输出端，第十晶体管的漏极连接至复位信号充电电路，第十晶体管的源极接地；以及第十一晶体管，其中，第十一晶体管的栅极连接至第二反相器的输出端，第十一晶体管的漏极连接至复位单元的输出端，第十一晶体管的源极接地。根据本发明实施例的另一方面，还提供了一种芯片，该芯片包括上述任一种复位单元。在本发明实施例中，采用包括如下结构的复位单元：复位信号充电电路，连接至电源，用于在电源上电后进行充电并输出电压信号；以及施密特缓冲电路，连接至复位信号充电电路，用于根据电压信号和施密特缓冲电路的阈值电压输出复位信号，通过设置施密特缓冲电路的电压阈值，达到了延长复位时间和抑制电源抖动的影响的目的，从而实现了在较为简单的电路结构下实现较长的复位时间的技术效果，进而解决了相关技术中复位单元无法兼容在电路结构简单的情况下实现长复位时间的技术问题。附图说明此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：图1是根据现有技术的复位单元的示意图；图2是根据本发明实施例的复位单元的示意图；图3是根据本发明实施例的一种可选地复位单元的示意图；图4是根据本发明实施例的又一种可选地复位单元的示意图；图5是根据本发明实施例的又一种可选地复位单元的示意图；图6是根据本发明实施例的又一种可选地复位单元的示意图；图7是根据本发明实例的复位单元的功能仿真图；图8是根据本发明实例的复位单元在电源上电时间为1ms下的功能仿真图；以及图9是根据本发明实例的复位单元的二次上电复位的功能仿真图。具体实施方式为了使本
技术领域：
的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。根据本发明实施例，提供了一种复位单元的实施例。图2是根据本发明实施例的复位单元的示意图。如图2所示，该复位单元包括：复位信号充电电路10和施密特缓冲电路20。复位信号充电电路10，连接至电源，用于在电源上电后进行充电并输出电压信号。在本发明实施例中，可以由高电压电源经由低压差线性稳压器ldo后输出稳定的低电压电源供给复位单元内部的电路。本发明实施例的复位信号充电电路10在电源上电后进行充电并输出电压信号，可选地，复位信号充电电路10可以选用rc充电电路，如图1所示。优选地，为了延长上电复位时间，本发明实施例的复位信号充电电路10包括：第一晶体管，其中，第一晶体管的栅极和漏极连接至电源；第一电容，其中，第一电容的正电极连接至第一晶体管的源极，第一电容的负电极接地；以及第二电容，其中，第二电容的正电极连接至电源，第二电容的负电极接地。以下结合图3对本发明实施例进行说明。如图3所示，复位信号充电电路10包括第一晶体管n7、第一电容crst和第二电容ccore，其中，第一晶体管n7的栅极和漏极都接低电压电源vddl，源极接第一电容crst的正电极，第一电容crst正电极接第一晶体管n7的源极，负电极接地，第二电容ccore正电极接低电压电源vddl，负电极接地。由于第一晶体管n7采用了二极管连接方式，只有当第二电容ccore充电超过第一晶体管n7的阈值电压第一晶体管n7才会开启，因此电源上电初期，只会对第二电容ccore充电，当低电压电源vddl超过第一晶体管n7的阈值电压，通过第一晶体管n7向第一电容crst充电，这个充电过程中第二电容ccore电压会稍有降低，这是 因为第二电容ccore的正电极向第一电容crst充电，这期间低电压电源vddl足够高，而复位信号有效，因此这期间的复位信号会将系统复位。此外，第一晶体管n7的钳位作用可以使得即使电源上电时间较长时也可产生正常的复位信号。可选地，本发明实施例的第一晶体管为nmos晶体管。需要说明的是，上述第一晶体管n7的功能也可以通过二极管实现。施密特缓冲电路20，连接至复位信号充电电路10，用于根据电压信号和施密特缓冲电路10的阈值电压输出复位信号。在本发明实施例中，在复位信号充电电路10输出的电压信号高于施密特缓冲电路20的阈值电压时，施密特缓冲电路20导通，从而可以改变复位信号的电平。可选地，施密特缓冲电路20包括：施密特反相器201，连接至复位信号充电电路10，在复位信号充电电路10输出的电压信号超过施密特反相器201的阈值电压时，输出反相电压；以及第一反相器202，连接至施密特反相器201和复位单元的输出端，用于对施密特反相器输出的反相电压进行反相，输出复位信号。优选地，施密特反相器的正向阈值电压高于负向阈值电压。本发明实施例中的施密特缓冲电路20的正向阈值电压比负向阈值电压高，因此在大幅增加复位时间的情况下，可以有效抑制电源抖动对复位的影响。以下结合图4对本发明实施例进行说明。如图4所示，施密特缓冲电路20包括施密特反相器201和第一反相器202，其中，施密特反相器201的第一端连接至第一晶体管n7的源极，第二端连接至第一反相器202，第三端连接至低电压电源vddl，第一反相器202第一端连接至施密特反相器201，第二端连接至低电压电源vddl，第三端用于输出复位信号reset。优选地，可以设置施密特反相器201使其具有较高的正向阈值电压和较低的负向阈值电压，当节点t的电压超过施密特反相器201的正向阈值电压时施密特反相器201输出反相，因此较高的正向阈值电压可以延迟施密特缓冲电路20输出反相的时间，有助于提高复位时间，而较低的负向阈值电压则可以一定程度上抑制上电过程中出现的电源抖动。可选地，施密特反相器包括：第二晶体管，其中，第二晶体管的源极连接至电源，第二晶体管的栅极连接至复位信号充电电路；第三晶体管，其中，第三晶体管的源极连接至第二晶体管的漏极，第三晶体管的栅极连接至复位信号充电电路；第四晶体管，其中，第四晶体管的漏极连接至第三晶体管的漏极，第四晶体管的栅极连接至复位信号充电电路；第五晶体管，其中，第五晶体管的源极接地，第五晶体管的栅极连接至复位信号充电电路，第五晶体管的漏极连接至第四晶体管的源极；第六晶体管，其中， 第六晶体管的源极连接至第二晶体管的漏极，第六晶体管的栅极连接至第四晶体管的漏极，第六晶体管的漏极接地；以及第七晶体管，其中，第七晶体管的源极连接至第五晶体管的漏极，第七晶体管的栅极连接至第四晶体管的漏极，第七晶体管的漏极连接至电源。以下结合图5对本发明实施例进行说明。如图5所示，施密特反相器包括第二晶体管p1、第三晶体管p2、第四晶体管n1、第五晶体管n2、第六晶体管p3和第七晶体管n3。第二晶体管p1源极接低电压电源vddl，栅极接第一晶体管n7的源极，漏极接第三晶体管p2的源极。第三晶体管p2的源极接第二晶体管p1的漏极，栅极接第一晶体管n7的源极，漏极接第四晶体管n1的漏极。第四晶体管n1源极接第五晶体管n2的漏极，栅极接第一晶体管n7的源极，漏极接第三晶体管p2的漏极。第五晶体管n2的源极接地，栅极接第一晶体管n7的源极，漏极接第四晶体管n1的源极。第七晶体管n3的源极接第五晶体管n2的漏极，栅极接第四晶体管n1的漏极，漏极接低电压电源vddl。第六晶体管p3的源极接第二晶体管p1的漏极，栅极接第四晶体管n1的漏极，漏极接地。可选地，第一反相器包括：第八晶体管，其中，第八晶体管的栅极连接至施密特反相器的输出端，第八晶体管的漏极连接至电源，第八晶体管的源极连接至复位单元的输出端；以及第九晶体管，其中，第九晶体管的栅极连接至施密特反相器的输出端，第九晶体管的源极接地，第八晶体管的漏极连接至复位单元的输出端。如图5所示，第一反相器包括第八晶体管p4和第九晶体管n4。第九晶体管n4的源极接地，栅极接第四晶体管n1的漏极，漏极接复位单元的输出端以输出复位信号reset。第八晶体p4的源极接vddl，栅极接第四晶体管n1的漏极，漏极接reset信号。在本发明实施例中，采用包括如下结构的复位单元：复位信号充电电路，连接至电源，用于在电源上电后进行充电并输出电压信号；以及施密特缓冲电路，连接至复位信号充电电路，用于根据电压信号和施密特缓冲电路的阈值电压输出复位信号，通过设置施密特缓冲电路的电压阈值，达到了延长复位时间和抑制电源抖动的影响的目的，从而实现了在较为简单的电路结构下实现较长的复位时间的技术效果，进而解决了相关技术中复位单元无法兼容在电路结构简单的情况下实现长复位时间的技术问题。可选地，复位单元还包括：复位信号放电电路，其中，复位信号放电电路的输入端用于接收外部控制信号，复位信号放电电路的第一输出端连接至复位信号充电电路，复位信号放电电路的第二输出端连接至复位单元的输出端，用于根据外部控制信号对复位信号充电电路和复位单元的输出端进行放电。可选地，复位信号放电电路包括：第二反相器，其中，第二反相器的输入端用于接收外部控制信号；第十晶体管，其中，第十晶体管的栅极连接至第二反相器的输出端，第十晶体管的漏极连接至复位信号充电电路，第十晶体管的源极接地；以及第十一晶体管，其中，第十一晶体管的栅极连接至第二反相器的输出端，第十一晶体管的漏极连接至复位单元的输出端，第十一晶体管的源极接地。以下结合图6对本发明实施例进行说明。如图6所示，复位信号放电电路包括第二反相器inv1、第十晶体管n5和第十一晶体管n6。第二反相器inv1的输入接使能信号enable，输出第十晶体管n5和第十一晶体管n6的栅端，电源端接高电压电源vddh。第十晶体管n5的源端接地，栅端接第二反相器inv1的输出端，漏端接第一晶体管n7的源端。第十一晶体管n6的源端接地，栅端接第二反相器inv1的输出端，漏端接复位信号reset的输出端。优选地，本发明实施例的低压差线性稳压器ldo掉电由使能信号enable控制，因此掉电时也由使能信号enable控制着复位信号的放电。当使能信号enable跳变到低电平时，由第十晶体管n5和第十一晶体管n6将第一电容crst和复位信号reset拉低到低电平，以免二次上电复位失效。以下结合图6对本发明实施例进行详细说明。本发明实施例的复位单元包括复位信号充电电路、施密特缓冲电路和复位信号放电电路。复位信号充电电路包括第一晶体管n7、第一电容crst和第二电容ccore，其中，第一晶体管n7的栅极和漏极都接低电压电源vddl，源极接第一电容crst的正电极，第一电容crst正电极接第一晶体管n7的源极，负电极接地，第二电容ccore正电极接低电压电源vddl，负电极接地。施密特缓冲电路包括施密特反相器和第一反相器，其中，施密特反相器包括第二晶体管p1、第三晶体管p2、第四晶体管n1、第五晶体管n2、第六晶体管p3和第七晶体管n3。第二晶体管p1源极接低电压电源vddl，栅极接第一晶体管n7的源极，漏极接第三晶体管p2的源极。第三晶体管p2的源极接第二晶体管p1的漏极，栅极接第一晶体管n7的源极，漏极接第四晶体管n1的漏极。第四晶体管n1源极接第五晶体管n2的漏极，栅极接第一晶体管n7的源极，漏极接第三晶体管p2的漏极。第五晶体管n2的源极接地，栅极接第一晶体管n7的源极，漏极接第四晶体管n1的源极。第七晶体管n3的源极接第五晶体管n2的漏极，栅极接第四晶体管n1的漏极，漏极接低电压电源vddl。第六晶体管p3的源极接第二晶体管p1的漏极，栅极接第四晶体管n1的 漏极，漏极接地。第一反相器包括第八晶体管p4和第九晶体管n4。第九晶体管n4的源极接地，栅极接第四晶体管n1的漏极，漏极接复位单元的输出端以输出复位信号reset。第八晶体p4的源极接vddl，栅极接第四晶体管n1的漏极，漏极接reset信号。复位信号放电电路包括第二反相器inv1、第十晶体管n5和第十一晶体管n6。第二反相器inv1的输入端接使能信号enable，输出端接第十晶体管n5和第十一晶体管n6的栅极，电源端接高电压电源vddh。第十晶体管n5的源极接地，栅极接第二反相器inv1的输出端，漏极接第一晶体管n7的源极。第十一晶体管n6的源极接地，栅极接第二反相器inv1的输出端，漏极接复位信号reset的输出端。在本发明实施例中，第一晶体管n7采用了二极管连接方式，只有当第二电容ccore充电超过第一晶体管n7的阈值电压第一晶体管n7才会开启，因此电源上电初期，只会对第二电容ccore充电，当低电压电源vddl超过第一晶体管n7的阈值电压，通过第一晶体管n7向第一电容crst充电，这个充电过程中第二电容ccore电压会稍有降低(小于50mv)，这是因为第二电容ccore的正电极向第一电容crst充电，这期间低电压电源vddl足够高，而复位信号有效，因此这期间的复位信号会将系统复位，如图7所示。第一晶体管n7的钳位作用可以使得即使电源上电时间较长时也可产生正常的复位信号，如图8所示，电源上电时间为1ms。可以通过调整电容大小，使得第一晶体管n7开启后有一段期间第二电容ccore电压略微降低而第一电容crst电压缓慢上升。另外通过调整施密特反相器的晶体管参数得到合适的正向阈值电压，当节点t的电压和低电压电源vddl的电压分别上升和下降到一定电压时，会触发施密特反相器跳转，从而使施密特缓冲电路输出反相。表1示出了不同电容大小对最终复位时间的影响，可知使用非常小的电容就可以获得相对较长的复位时间。可以根据系统对复位时间的要求选用不同量级的电容值。表2示出了本发明实施例提出的复位单元和传统的复位单元(图1所示复位单元)的复位时间的比较，可知本发明实施例的复位单元大幅提升了复位时间。表1电容大小1pf10pf100pf1nf10nf复位时间55us530us5.3ms52ms530ms表2现有复位单元(r＝100k)本发明实施例的复位单元复位时间85us52ms在本发明实施例中，施密特缓冲电路的正向阈值电压比负向阈值电压高，当节点t的电压超过施密特反相器的正向阈值电压时施密特反相器输出反相，因此较高的正向阈值电压可以延迟施密特缓冲电路输出反相的时间，有助于提高复位时间，而较低的负向阈值电压则可以一定程度上抑制上电过程中出现的电源抖动。另外通过调整复位信号充电电路中电容值，可以让低电压电源vddl很快地稳定到1.15v以上。在本发明实施例中，低压差线性稳压器ldo掉电由使能信号enable控制，因此掉电时也由使能信号enable控制着复位信号的放电。当使能信号enable跳变到低电平时，由第十晶体管n5和第十一晶体管n6将第一电容crst和复位信号reset拉低到低电平，以免二次上电复位失效，如图9所示。由上述描述可知，本发明实施例公开了一种简单可靠的复位单元，它具有较长的复位时间，即使在上电时间较长或者上电电源存在一定抖动的情况下，仍然可以保持正常无误的操作，适用于系统级芯片(即soc)。整个复位单元的功能是在soc系统上电时，产生一段时间较长的低有效的复位信号，使soc系统从复位状态开始工作，从而达到上电自动复位的功能。本发明实施例的复位电路简单可行，在仅使用13个晶体管和2个电容的情况下大幅提升了复位时间，而且通过设置施密特反相器，在一定程度上有助于对电源抖动的抑制作用，采用了二极管连接方式的nmos晶体管进行充电钳位，即使电源上电时间相对较长，也能保证复位信号的幅值达到正常大小，通过复位信号放电电路很好地保障了掉电时的放电通道，有效地避免了二次上电复位失效。根据本发明又一实施例，提供了一种芯片，该芯片包括上述复位单元。上述本发明实施例序号仅仅为了描述，不代表实施例的优劣。在本发明的上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。在本申请所提供的几个实施例中，应该理解到，所揭露的技术内容，可通过其它的方式实现。其中，以上所描述的装置实施例仅仅是示意性的，例如所述单元的划分，可以为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，单元或模 块的间接耦合或通信连接，可以是电性或其它的形式。所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。以上所述仅是本发明的优选实施方式，应当指出，对于本
技术领域：
的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。当前第1页12