一种基于查表法的自适应数字预失真方法及系统与流程

文档序号:11958995阅读:972来源:国知局
一种基于查表法的自适应数字预失真方法及系统与流程

本发明涉及数字预失真技术领域,尤其涉及一种基于查表法的自适应数字预失真方法及系统。



背景技术:

无线通信系统中,由于功放本身的非线性失真,导致信号带外频谱扩展和带内信号失真,造成邻道干扰,限制功放效率和频谱利用率。在功率放大器的前端加一个预失真器,其特性与功率放大器的非线性特性互逆,从而对非线性信号失真进行补偿,达到线性放大的目的,这种线性优化的技术称为预失真技术。

现有的技术实现数字预失真的方法有多项式法和迭代算法。多项式法在选择多项式模型时,不清楚哪个模型能产生最佳性能,并且也不清楚特定模型的哪些特定的参数可以产生最佳性能,虽然可以设置记忆多项式模型的最大延迟和最大非线性阶数,但事先都不知道哪些设置将产生最佳的效果,而且没有找到最佳模型或模型设置时所使用的算法可能会导致逆放大器的模型不合理,最终导致线性化效果不理想。并且,多项式模型在工程中较为复杂,实践难度较大,稳定性也有待提高。迭代算法在找到较为理想的放大器输出结果之前,需要进行多次误差矢量幅度或者相邻信道泄露比等指标的测量,则该过程需要重复多次迭代或者通过多次不同的迭代算法实现,实现过程也较为复杂。



技术实现要素:

针对现有技术中缺陷与不足的问题,本发明提出了一种基于查表法的自适应数字预失真方法及系统,使功率放大器线性化效果更为理想,且实现过程简单。

本发明解决其技术问题所采用的技术方案是:

一种基于查表法的自适应数字预失真系统,包括基带信号模块、数字预失真模块、上变频通道、功率放大器、耦合器、衰减器和下变频通道,所述基带信号模块、数字预失真模块、上变频通道、功率放大器依次相连,耦合器、衰减器、下变频通道、数字预失真模块依次相连;所述数字预失真模块由自适应算法引擎、查找表模块、预失真器组成,上变频通道包括DAC转换器、滤波器、正交调制器,下变频通道包括正交解调器、滤波器和ADC转换器。

进一步的,所述数字预失真模块采用自适应算法,其算法为:

其中和HR分别表示预失真器的幅度和相位信息,调节系数 来调整算法的收敛速度和稳定性。

进一步的,所述查找表模块采用插值法直接改进查找表的表项更新,在自适应算法每次更新一个表项的同时更新多个表项。

进一步的,所述查找表模块由不止一个基本预失真单元组成,每个基本预失真单元都包含四个部分,第一部分:求取输入信号模值以进行表项索引,第二部分:产生ROM 查找表地址,第三部分:查找ROM 查找表中的补偿值,第四部分:复乘模块即预失真补偿。

本发明具有如下有益效果:基于查表法的数字预失真方法实现难度和复杂度比记忆多项式法更简单,占用资源较小,计算速度更快。采用自适应算法能提高数字预失真校正的精度,使功率放大器有更好的线性输出。

附图说明

图1为本发明的系统示意图;

图2为本发明原理示意图;

图3为本发明自适应算法示意图;

图4为基本预失真单元示意图;

图5为本发明的预失真补偿部分的复数乘法实现框图。

具体实施方式

下面结合具体实施例,进一步阐述本发明。应理解,这些实施例仅用于说明本发明而不用于限制本发明的范围。此外应理解,在阅读了本发明讲授的内容之后,本领域技术人员可以对本发明作各种改动或修改,这些等价形式同样落于本申请所附权利要求书所限定的范围。

如图1所示,一种实现基于查表法的自适应数字预失真方法的系统,包括基带信号模块、数字预失真模块、上变频通道、功率放大器、耦合器、衰减器和下变频通道,所述基带信号模块、数字预失真模块、上变频通道、功率放大器依次相连,耦合器、衰减器、下变频通道、数字预失真模块依次相连;所述数字预失真模块由自适应算法引擎、查找表模块、预失真器组成,上变频通道包括DAC转换器、滤波器、正交调制器,下变频通道包括正交解调器、滤波器和ADC转换器。

基于查表法的数字预失真技术采用自适应算法,一般是递归法或梯度法,主要是RASCAL算法、RLS 算法、LMS 算法等。如图3所示,为了线性化,通过r/p转换(直角坐标系/极坐标系),必须满足以下条件:

和为测量误差,而线性化的目标就是 ,

本发明中所述预失真器采用自适应算法为:

其中和HR分别表示预失真器的幅度和相位信息,调节系数 来调整算法的收敛速度和稳定性。

所述查找表模块由不止一个基本预失真单元组成,每个基本预失真单元都包含四个部分,第一部分:求取输入信号模值以进行表项索引,第二部分:产生ROM 查找表地址,第三部分:查找ROM 查找表中的补偿值,第四部分:复乘模块即预失真补偿。

表项索引方式有功率索引、幅度索引、律幅度索引、最优表项分布方案、Altera表地址产生方案等。功率索引和幅度索引的查询表均为均匀分布,是目前最常用的查询表索引方法,即采用当前输入信号的幅度或功率直接索引查询表的内容。这两种方法的优点是结构较为简单,计算快速,硬件实现较为容易。而律幅度索引和最优表项分布方案属于查询表非均匀分布索引的方法,能比较灵活的分配查询表的单元,在小信号时分配的单元密度大一些,在中等或较大信号时,由于非线性不是很严重,可以适当分配稀疏一些,以便能够适应放大器非线性特性的波动。本发明中查找表的地址产生方式采用功率索引的方法,具体为首先引入一个压扩函数 来描述索引方式,设是对于x的偏导数,表示输入信号的幅度。功率索引的实现方式表示如下:

=

=2*

表项索引值的密度分布正比于压扩函数的倒数,所以功率索引的压扩函数的倒数与输入信号的关系是正比例关系,可见功率索引在接近饱和区时的密度较大,在截止区的密度较小,所以会导致输入信号幅度较小时表项分布稀疏而幅度较大时表项分布较密的情况,表项的利用率不高。功率索引方案中输入到预失真器中的参数为,该种方法的优点是电路简单,只需要加法和乘法两种计算单元,并且表项随输入信号功率均匀分布。

针对基于查找表的自适应预失真方法存在收敛速度慢、误差较大的缺点,对查找表的更新策略进行改进,可以引入训练序列,设计合适的训练信号预先刷新查询表,自适应改变查找表,现有的资料表明此方法可以降低预失真器的收敛时间和均方误差,但此法涉及构造合适的训练序列,有时还会引入DFT,这将会大大提升工程实现的复杂度。所以本发明采用插值法直接改进表项更新方法,在自适应算法每次更新一个表项的同时更新多个表项,从而加快预失真器的收敛速度。

具体实施过程为:

假设输入信号为=,根据求取信号的功率,量化即可得到LUT的索引值Y,

如果,

如果,

其中为功率放大器的饱和电平,为查找表的大小;

当索引值Y确认后,可以得到对应的预失真因子,上面已推导出得出的此时预失真的输入信号为:

对预失真因子的相位和幅度进行自适应迭代刷新:

其中和 是迭代步长,决定算法的稳定度和收敛速度,G是期待的功放无失真放大倍数。

具体的,如图2所示,首先由基带信号计算出功率,经过量化得出LUT表的一维索引值X,然后根据X值查询LUT表,输出与输入相对应的乘法预失真因子 =,此时HPA的输入信号变成:

最后,经过反馈回路获得归一化的HPA失真信号后,再运用自适应算法分别对乘法预失真因子 的幅度和相位进行刷新。选择合适的幅度和相位的步长因子时,可以保证预失真结构模型能到达收敛点。将放大器输出的射频信号提取一部分反馈回来,经过下变频、正交解调,然后 A/D 变换成数字基带信号,与经过一定延迟的原输入信号进行比较,采用自适应算法来调整预失真补偿值,使得预失真器能够实时地自适应跟踪放大器特性的变化。这样就能提高校正的精度,使功率放大器有更好的线性输出。这也正是自适应数字预失真技术优于其他线性化方法的一个重要方面。

基于查找表的预失真具体实现方法:采用两个一维查询表(幅度表和相位表)来近似放大器非线性的逆函数。将幅度增益乘以输入信号,然后对其进行相位旋转即可得到预失真器的输出。这种方法是基于乘法的预失真,存在两个一维查找表R和S,它们存储的表项分别是相位校正因子和幅度校正因子,二者组合成为一个复增益。实际应用中,通过幅度索引技术确定索引地址,然后查找对应的复增益,对输入信号进行预失真。虽然此法需要把预失真器的输入信号和正交解调的输出信号进行 r/p变换(直角坐标形式转换为极坐标形式),增加了运算的复杂性。但两张表可分别采用简单易于控制的自适应算法,如LMS算法、RASCAL算法、RLS算法等),该方法的查询表初始值设置简单且易于收敛。

数字预失真模块中,查找表模块需要实时寻址查表并读出非线性补偿数据,还要完成短时的补偿数据更新。基于记忆多项式间接学习结构的数字预失真器和基于查找表结构的数字基带预失真器。虽然这两种预失真方法在仿真中都能达到比较理想的线性化效果,但后者与前者相比有一个很大的优势,即用于补偿功放非线性的数字预失真器的复增益函数用查找表来实现,而查找表结构在 FPGA 中很容易实现。因此,基于查找表的数字基带预失真方法来进行数字预失真器更容易实现硬件上的应用。

实现整个查找表模块的核心就是实现基本预失真单元。如图4所示,所有基本预失真单元中的LUT 查找表模块可用ROM 结构实现。因为处理的信号都是复信号,分为实部和虚部两部分,所以在实际处理中是将输入信号分为实部和虚部分别输入到整个处理单元,一路直接送入复数乘法单元,一路经求模后分别在实部查找表和虚部查找表中查出对应的实部补偿值和虚部补偿值,然后与原始信号进行复数乘法后输出,输出的也是包含实部信号和虚部信号的复数信号。基本预失真单元的四部分具体实现如下:

第一部分,对输入信号进行表项索引:表项索引采用功率索引技术,通过基带输入信号计算出功率来进行查找表表项的索引,实现简单。

第二部分, 产生ROM 查找表地址:将输入信号的范围分为n份,产生0—n的地址,一一对应查号表的表项值。

第三部分,查找ROM 查找表中的补偿值:通过以上建立的ROM查找表地址与输入信号值的对应关系,可以根据输入信号值产生相应表项的对应地址,输出该表项值。

第四部分,复乘模块:由于处理的信号是复信号,包括实部和虚部,复数乘法单元就是将原始信号与补偿信号进行复数乘法,实现预失真补偿的过程。

第一部分的实质是求取,对于复信号的平方即采用两个乘法器和一个加法器实现,在FPGA中很容易实现。第二部分的实质是对地址的分配,将输入信号范围分为n等份,每一个地址对应一个不同的查找表表项值,之后在第三部分按照地址来查ROM 查找表中对应的补偿值。所以第二部分和第三部分是建立了某个信号值与其对应的表项值地址的对应关系,并且将表项值与ROM存储的地址相关联,当得到某个信号值时,能够产生相应表项的对应地址,从而输出对应的表项值。第四部分是复乘模块,该部分的复数乘法实现框图如图5所示,在FPGA中需要单独处理实部和虚部,实现两个复数信号相乘,采用 4 个乘法器和 2个加法器可以实现关系:

本发明相对实现数字预失真的多项式法和迭代算法的系统,使功率放大器线性化效果更为理想,且实现过程简单。

当前第1页1 2 3 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1