本发明属于PCB板领域，更具体地说，本发明涉及一种改善图形电镀夹膜的方法。
背景技术：
受客户下单影响，生产投料一般小于3PNL。CS面与SS面两面待镀面积相差在50％以上，此类生产板在图形电镀时，因受电镀电力线分布影响，待镀面积较小的一面承担实际电流较大，导致电镀铜层厚度超过干膜厚度，从而产生电镀夹膜不良。随着电子工业产品朝着短，平，快，小的方向不断发展。对PCB的要求也随之而发生改变。而在图形电镀工序，因受客户下单量小，线路图形面积相差较大，故而经常出现电镀夹膜报废缺陷，严重影响工序生产计划及交期。
技术实现要素：
本发明所要解决的问题是提供一种改善图形电镀夹膜的方法。
为了实现上述目的，本发明采取的技术方案为：
一种改善图形电镀夹膜的方法，包括如下步骤：
(1)开料
首先将PCB生产板通过开料机裁切成一致的规格，接着通过修边机进行修整，所述开料机的速率为20-40m/s；
(2)钻孔
将开料后的PCB生产板在钻孔室中通过钻孔机对基板进行钻孔，钻头的转速为150-160m/min，钻孔室的温度控制在18-22℃；
(3)沉铜/全板电镀
钻孔后进行化学镀铜和全板电镀，孔铜镀铜的厚度为3-5um；
(4)外层图形转移
接着选择PCB生产板的一面的非线路区域增加回形导线。(选择待镀面积较小的一面)；
(5)图形电镀
将外层图形转移的PCB生产板的外露图形区域进行电镀，所述图像电镀的时间为60-120min，孔铜镀铜厚度为15-25um；
(6)退膜
接着将图像电镀后的PCB生产板通过退膜药水进行退膜；
(7)蚀刻
然后通过PCB生产板的外露铜面进行蚀刻，形成电路图形；
(8)退锡
接着通过退锡水对镀层进行退锡处理，接着进行挑导线和AOI检测，形成PCB板；
(9)正常下工序
然后对PCB板进行成型和成型后性能的检测操作。
优选的，所述步骤(4)中回形导线的线宽设置为0.30-0.35mm。
优选的，所述步骤(4)中回形导线的连接方式为整体串联方式。
优选的，所述步骤(4)中外层图形转移后PCB生产板两面的面积相差设置为30-50％。
优选的，所述步骤(5)中图像电镀的厚度为15-25um。
优选的，所述步骤(7)中蚀刻的温度为45-55℃，所述蚀刻的时间为0.5-1min。
有益效果：本发明提供了一种改善图形电镀夹膜的方法，设计回形导线，可以增大图形电镀面积，所述回形导线线宽设计为0.30-0.35mm，此方法不仅可以改善电镀夹膜品质异常，且无须增加其他生产流程，特别适用于小批量生产采用此流程从设计上解决小批量生产板，图形待镀面积相差在50％以上易电镀夹膜的品质缺陷，且无须增加其他设备或工艺流程，生产使用成本低，市场前景广阔。
具体实施方式
实施例1：
一种改善图形电镀夹膜的方法，包括如下步骤：
(1)开料
首先将PCB生产板通过开料机裁切成一致的规格，接着通过修边机进行修整，所述开料机的速率为20m/s；
(2)钻孔
将开料后的PCB生产板在钻孔室中通过钻孔机对基板进行钻孔，钻头的转速为150m/min，钻孔室的温度控制在18℃；
(3)沉铜/全板电镀
钻孔后进行化学镀铜和全板电镀，孔铜镀铜的厚度为3um；
(4)外层图形转移
接着选择PCB生产板的一面的非线路区域增加回形导线。(选择待镀面积较小的一面)，所述回形导线的线宽设置为0.30mm，所述回形导线的连接方式为整体串联方式，所述外层图形转移后PCB生产板两面的面积相差设置为30％；
(5)图形电镀
将外层图形转移的PCB生产板的外露图形区域进行电镀，所述图像电镀的时间为60min，孔铜镀铜厚度为15um，所述图像电镀的厚度为15um；
(6)退膜
接着将图像电镀后的PCB生产板通过退膜药水进行退膜；
(7)蚀刻
然后通过PCB生产板的外露铜面进行蚀刻，形成电路图形，所述蚀刻的温度为45℃，所述蚀刻的时间为0.5min；
(8)退锡
接着通过退锡水对镀层进行退锡处理，接着进行挑导线和AOI检测，形成PCB板；
(9)正常下工序
然后对PCB板进行成型和成型后性能的检测操作。
实施例2：
一种改善图形电镀夹膜的方法，包括如下步骤：
(1)开料
首先将PCB生产板通过开料机裁切成一致的规格，接着通过修边机进行修整，所述开料机的速率为30m/s；
(2)钻孔
将开料后的PCB生产板在钻孔室中通过钻孔机对基板进行钻孔，钻头的转速为155m/min，钻孔室的温度控制在20℃；
(3)沉铜/全板电镀
钻孔后进行化学镀铜和全板电镀，孔铜镀铜的厚度为4um；
(4)外层图形转移
接着选择PCB生产板的一面的非线路区域增加回形导线。(选择待镀面积较小的一面)，所述回形导线的线宽设置为0.33mm，所述回形导线的连接方式为整体串联方式，所述外层图形转移后PCB生产板两面的面积相差设置为40％；
(5)图形电镀
将外层图形转移的PCB生产板的外露图形区域进行电镀，所述图像电镀的时间为90min，孔铜镀铜厚度为20um，所述图像电镀的厚度为20um；
(6)退膜
接着将图像电镀后的PCB生产板通过退膜药水进行退膜；
(7)蚀刻
然后通过PCB生产板的外露铜面进行蚀刻，形成电路图形，所述蚀刻的温度为50℃，所述蚀刻的时间为0.75min；
(8)退锡
接着通过退锡水对镀层进行退锡处理，接着进行挑导线和AOI检测，形成PCB板；
(9)正常下工序
然后对PCB板进行成型和成型后性能的检测操作。
实施例3
一种改善图形电镀夹膜的方法，包括如下步骤：
(1)开料
首先将PCB生产板通过开料机裁切成一致的规格，接着通过修边机进行修整，所述开料机的速率为40m/s；
(2)钻孔
将开料后的PCB生产板在钻孔室中通过钻孔机对基板进行钻孔，钻头的转速为160m/min，钻孔室的温度控制在22℃；
(3)沉铜/全板电镀
钻孔后进行化学镀铜和全板电镀，孔铜镀铜的厚度为5um；
(4)外层图形转移
接着选择PCB生产板的一面的非线路区域增加回形导线。(选择待镀面积较小的一面)，所述回形导线的线宽设置为0.35mm，所述回形导线的连接方式为整体串联方式，所述外层图形转移后PCB生产板两面的面积相差设置为50％；
(5)图形电镀
将外层图形转移的PCB生产板的外露图形区域进行电镀，所述图像电镀的时间为120min，孔铜镀铜厚度为25um，所述图像电镀的厚度为25um；
(6)退膜
接着将图像电镀后的PCB生产板通过退膜药水进行退膜；
(7)蚀刻
然后通过PCB生产板的外露铜面进行蚀刻，形成电路图形，所述蚀刻的温度为55℃，所述蚀刻的时间为1min；
(8)退锡
接着通过退锡水对镀层进行退锡处理，接着进行挑导线和AOI检测，形成PCB板；
(9)正常下工序
然后对PCB板进行成型和成型后性能的检测操作。
经过以上方法后，分别取出样品，测量结果如下：
根据上述表格数据可以得出，当实施例2的参数时，改善后的电镀夹膜比现有技术制备后的电镀夹膜的缺陷发生率和面积相差率低，且生产使用成本降低率高，此时更有利于电镀夹膜的改善。
本发明提供了一种改善图形电镀夹膜的方法，设计回形导线，可以增大图形电镀面积，所述回形导线线宽设计为0.30-0.35mm，此方法不仅可以改善电镀夹膜品质异常，且无须增加其他生产流程，特别适用于小批量生产采用此流程从设计上解决小批量生产板，图形待镀面积相差在50％以上，易电镀夹膜的品质缺陷，且无须增加其他设备或工艺流程，生产使用成本低，市场前景广阔。
以上所述的仅是本发明的优选实施方式，应当指出，对于本领域的普通技术人员来说，在不脱离本发明创造构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。