可数字地重新配置的超高精准内部振荡器的制作方法

所公开的实施例总体涉及内部振荡器的领域，并且更具体地涉及借助振荡器提供具有高精度的给定频率。

背景技术：

振荡器可以宽泛地分类为晶体振荡器和内部振荡器。晶体振荡器可以具有精度高达百万分之一(ppm)或百万分之二的非常稳定的频率。另一方面，完全在硅芯片上构建的内部振荡器或具有一个或几个外部组件(例如，电阻器、电容器、电感器等)的内部振荡器不能提供相同的精度水平。对于内部振荡器，当前可以达到的最佳精度在0.5-1.0％的范围内；希望更高的精度。

为了在振荡器中达到高精度，需要在校正环路内部或外部的精准组件。这种精准组件可以使用一个或多个外部组件来实现，诸如片外电阻器-电容器组合、经修整的内部组件或这些组件的组合。修整是在组件上进行以从该组件获得特定精度的操作。该操作可以利用激光来物理地烧掉组件的一部分，或者设计可以提供多个开关，其可以在制造过程之后被设置以提供期望的结果。将片上元件诸如电阻器或电容器修整到非常高的精度(即在0.1％的范围内)几乎是不可能的和完全不切实际的。在这种困难的示例中，具有+-15％工艺变化的20K电阻器将需要300个步长(step)，每个20Ω。通过开关自身，几乎不可能实现小于20Ω的实际开关。如果我们不能在任何内部组件中实现高(～0.1％)精度，则我们不能使用完全片上组件来构建具有高精度的振荡器。

现有的高精准解决方案需要高精准模拟模块，诸如极低偏移的比较器/放大器，精确的开关电容器采样或高质量开关。此外，这些高精准度的解决方案需要修整精准模拟RC的过程。我们以前没有将内部电阻-电容(RC)时间常数修整至为0.1％的任何方法；因此，我们不能够构建具有这种精度水平的完全片上精准振荡器。此外，在合理的实际实现方式中，非理想性(比如开关导通电阻、上升时间/下降时间、不完全安置和寄生耦合)将精度限制在约0.5％以上。此外，对于包含多个振荡器的芯片，在芯片上的每个振荡器需要分别修整和调谐，这导致高测试成本。另外，当高精准振荡器被调谐到一个频率时，以后难以将相同的振荡器以类似的高精度调谐到某个其他频率。在一些情况下，这种重新调谐在小范围内是可能的，但在较大频率范围内是困难的。

技术实现要素：

本专利申请公开了提供高精准模拟RC的系统、方法和设备，该高精准模拟RC可以用于实现具有0.1％或更好的精度的振荡器。在所公开的设计中，精准模拟RC不通过物理方法修整，而是通过时钟分频比“修整”；因此，根据所利用的分频比，可以实现非常精准的时钟。由于该分频，在系统中引入的其他误差也衰减，从而提供非常高精度的时钟频率。频率调谐模块(FTM)从待调谐的内部数字可控振荡器(DCO)接收时钟信号。给定振荡器的期望频率，FTM被编程为获知当DCO的频率精确时精准模拟RC电路中的电容器被充电或放电至基准电压所需的时钟周期的数量(N)。频率调谐模块触发精准模拟RC模块；然后在N个时钟周期后，将精准模拟RC模块上的电荷与基准电压进行比较。基于比较结果来调节DCO的频率。通过适当地设计精准模拟RC模块中的值，N的值可以为1000或更大，这提供了用于调谐DCO的频率的0.1％的步长。N的值可以基于RC模块的实际值而非设计值来设置。因此，DCO的频率可以非常精确地调谐，而与DCO中的工艺变化无关。对于N个时钟仅具有一个上升/下降时间通过因子N降低了非理想性的影响，并且比较器被定时以减少误差贡献。

总体而言，该系统是灵活并且可数字地重新配置。通过提供具有已知特性的精准模拟RC模块，频率调谐模块能够以先前在内部振荡器中不可能实现的精准度将给定芯片上的每个振荡器调谐到需求频率。该架构独立于DCO实现方式。所公开的解决方案是简单、低廉和实用的。单个延迟元件(模拟RC模块)可以被用于以多个不同频率修整多个时钟，从而提供显著的可数字重新配置性。

在一个方面中，公开了将内部振荡器调谐到期望频率F1的方法的实施例。该方法使用包括电阻器、电容器和比较器的精准RC延迟元件。该方法包括：从待调谐的振荡器接收时钟信号；触发RC延迟元件的充电；在距触发充电的M个时钟循环处，获得指示在RC延迟元件上的电压是否高于或低于基准电压的第一结果；以及基于该第一结果向振荡器提供校正反馈。

在另一方面中，公开了将内部振荡器调谐到期望频率F1的方法的进一步的实施例。该方法使用包括电阻器、电容器和比较器的RC延迟元件。该方法包括：从待调谐的振荡器接收时钟信号；触发RC延迟元件的放电；在距触发放电的M个时钟循环处，获得指示RC延迟元件上的电压是否高于或低于基准电压的结果；以及基于该结果向振荡器提供校正反馈。

在又一方面中，公开了集成电路(IC)芯片的实施例。该IC芯片包括：频率调谐模块，其经耦合以向振荡器提供控制信号并且从振荡器接收时钟信号；以及RC延迟元件，其包括数字缓冲器、电阻器、电容器和比较器，该电阻器被连接在数字缓冲器和比较器的第一输入端之间，该比较器的第二输入端接收基准电压，该电容器具有连接在电阻器和比较器的第一输入端之间的端子，并且数字缓冲器被连接以接收起始触发；其中所述频率调谐模块被配置成执行以下操作：触发RC延迟元件的充电；在距触发充电的M个时钟循环后，从比较器获得第一结果；以及基于给第一结果向振荡器提供校正反馈。

附图说明

在附图中的图形中借助示例的方式而非限制的方式示出本公开的实施例，在附图中，相同的标记指示相似的元件。应当注意的是，在本公开中，对“某一”或“一个”实施例的不同引用不一定是相同的实施例，并且这样的引用可以意指至少一个实施例。此外，当结合实施例描述特定特征、结构或特性时，认为结合无论是否明确描述的其他实施例来产生此类特征、结构或特性在本领域技术人员的知识范围内。

附图并入说明书中并形成说明书的一部分以说明本公开的一个或多个示例性实施例。通过以下结合所附权利要求并参考附图的具体实施方式，将理解本公开的各种优点和特征，在附图中：

图1示出根据本专利申请的实施例的用于将内部DCO调谐到超高精准度的方法的示例系统；

图2示出根据本专利申请的实施例的将内部DCO调谐到超高精准度的方法的示例流程图；

图3示出根据本专利申请的实施例的用于操作RC电路的双充电/放电方法的时序的示例；

图4示出根据本专利申请的双充电/放电实施例的将内部DCO调谐到超高精准度的方法的示例流程图；和

图5示出根据本专利申请的实施例的包含多个内部DCO并且包括将那些内部DCO调谐至超高精准度的电路的示例芯片。

具体实施方式

现将参考附图详细描述本发明的具体实施例。在本发明的实施例的以下详细描述中，阐述了许多具体细节以便提供对本发明的更透彻的理解。然而，对于本领域的普通技术人员将显而易见的是，本发明可以在没有这些具体细节的情况下被实践。在其他情况下，公知特征没有详细描述以避免不必要地使描述复杂化。另外，诸如“耦合”和“连接”等术语及其派生词可用于以下描述、权利要求或这两者中。应当理解，这些术语不一定旨在作为彼此的同义词。“耦合”可以用于指示彼此可以或可以不直接物理或电接触的两个或多个元件彼此协作或交互。“连接”可以用于指示在彼此耦合的两个或多个元件之间的通信的建立，即通信关系。

现在参考附图且更具体地参考图1，其中示出根据本申请的实施例的用于将内部DCO 116调谐到超高精准度的系统100。频率调谐模块112经连接以将控制信号136提供至内部DCO 116并且从DCO 116接收时钟信号138。在至少一个实施例中，内部DCO 116是低廉、低功率DCO。在至少一个实施例中，内部DCO 116是高性能DCO。两种类型的DCO均可以实现相同的最终频率精度。

FTM 112经连接以将信号130、132提供至精准RC延迟元件102并且从精准RC延迟元件102接收信号134，如将在以下更详细地讨论的。精准RC延迟元件102包含数字缓冲器104，其接收来自FTM 112的触发信号130以开始电路的充电。电阻器106被连接在数字缓冲器104和比较器110的第一输入端之间，并且电容器108具有连接在电阻器106和比较器110的第一输入端之间的一个端子。在一个示例实施例中，电阻器106的值为752K并且电容器108的值为5.75pF以对于120MHz的时钟周期实现N＝500的值。比较器110在第二输入端上接收基准电压Vref，并且通过连接132接收来自FTM112的信号作为时钟输入。来自比较器110的结果被提供至FTM 112，指示在精准RC延迟元件102上的电荷是否大于或小于Vref。在所公开的实施例中，电阻器106和电容器108不需要被修整，但被允许随着工艺而变化。相反，N的值被补偿以“修整”RC工艺变化。换句话说，一旦芯片完成，就精确地确定经由电阻器106将电容器108充电到基准电压Vref所需的时间Tref。该值除以与DCO 116的期望频率相关联的周期可以被用于初始化N，其表示如果DCO的频率正确在Tref秒内出现的时钟的数量。使用这种“逻辑修整”的方法意味着对精准RC延迟元件102没有开关或寄生影响，从而允许该延迟元件非常精确。通过选择电阻器106和电容器108的正确值，可以实现N的任何值。虽然已经按照RC网络解释了电路，但是应当认识到，所公开的概念也可以使用电感器-电容器(LC)电路或简单地使用电流充电电容器来实施。

FTM 112控制DCO 116的自校准过程200，将现在参考图2来描述该过程。FTM 112从DCO 116接收(205)时钟信号，其具有周期‘tclk’。FTM 112触发(210)信号130，该信号使得精准RC延迟元件102以受控速率充电。FTM 112可以被提供有待使用的N的值。FTM 112然后确定(215)自触发充电以来是否已经出现N个时钟循环。在恰好“N”个时钟之后，FTM 112触发时钟输入端132并获得比较器110的结果，该比较器110将精准RC延迟元件102上的电荷与Vref进行比较(220)。FTM 112确定(225)比较器134的结果是“高”还是“低”。如果结果为高，则在N*tclk时间内，RC延迟元件102被充电大于Vref；因此N*tclk＞Tref。如果结果为低，则在N*tclk时间内，RC延迟元件102被充电小于Vref；因此N*tclk＜Tref。基于比较器结果，FTM 112向DCO 116给出校正反馈。在该示例中，如果结果为低，则FTM 112减小(230)时钟信号的频率；如果结果高，则FTM 112增加(235)该频率。在稳定状态下，时钟周期“tclk”将在“Tref/N”周围徘徊，这取决于DCO的步长。在DCO中很容易实现小步长，因此如果我们能够假设DCO步长是可忽略的，则tclk将近似等于Tref/N。当DCO步长充分小于1/N时，最终频率的精度将近似等于1/N。虽然已经按照“计数”(即，作为RC延迟模块充电所需的时钟周期的数量)描述了精准RC延迟模块的操作，但本领域技术人员应当理解，在不脱离本公开的精神的情况下，电路的操作也可以纯粹按照对RC延迟模块充电所需的时间来限定。类似地，虽然电路已经被描述为充电电路，但是本领域技术人员将理解，在不脱离本公开的精神的情况下，电路也可以被实现为放电电路。

在电路的元件中的偏移可以按照设计或结果的初始值与相同结果的当前值之间的差来定义。虽然在定义N的值中考虑RC延迟元件的初始偏移，但是在至少一个实施例中，比较器110的偏移影响随时间改变，从而导致需要校正的精准RC延迟元件102的漂移。该校正可以通过使用双充电/放电方法来实施，其时序在图3示出。在时序图300中，先前的变量‘N’由两个变量‘M’和‘N’代替，其中M和N一起确定在调谐DCO 116中可获得的步长的大小。在该实施例中，M表示在其期间精准RC延迟元件102以精准速率被充电的时钟的数量，而N表示在其期间精准RC延迟元件102以精准速率放电的时钟的数量。应当理解，时钟信号302是从DCO 116接收的时钟，而线304表示电容器108上的电荷。虚线306表示Vref的值。当DCO 116的时钟被正确地调谐时，电容器108在M个时钟内充电至Vref并且在N个时钟内放电。在示例实施例中，比较器110已经漂移，使得线308表示比较器110的偏移。

现将参照图4的流程图400描述由时序图300表示的方法。在该图中，FTM 112从DCO 116接收(405)时钟信号，并触发信号130从而以受控速率开始对精准RC延迟元件102充电(410)。如图3所示，信号130在时钟循环的起始处被触发。FTM 112确定(415)自从触发充电起是否已出现M个时钟循环，并且如果尚未出现M个时钟循环则等待。在恰好M个时钟之后，FTM112触发到比较器110的时钟输入端132并获得(420)比较器的第一结果。FTM 112然后打开开关(未具体示出)以快速地将电容器充电(425)到两倍的基准电压。一旦电容器108被完全充电，FTM 112就触发(430)精准RC延迟元件102以受控速率放电。要注意，放电也在时钟循环起始时开始。然后，FTM 112确定(435)自从触发放电起是否已经出现N个时钟循环，并且等待直到该条件已经出现。在恰好N个时钟循环之后，FTM 112从比较器110获得(440)第二结果。本领域技术人员将认识到，虽然放电电路已经被公开为充电到两倍的基准电压，但是，只要放电时间是已知的，那么在放电阶段也可以使用其他电压，例如三倍的基准电压。

一旦FTM 112具有第一结果的值和第二结果的值，FTM 112就确定(445)两个值是否相同。如果两个结果彼此一致，则FTM 112将转变M和N的值以校正偏移，而如果两个结果不一致，则FTM 112将调节DCO频率。如所示的，当两个结果值相同时，FTM 112接下来确定(450)两个结果是高还是低。如果两个结果都为低，则FTM 112将M的值增加(455)给定量且将N的值减小相同的量以校正偏移。如果两个结果都为高，则FTM 112将M的值减小(460)给定量并将N的值增加相同的给定量。如果第一和第二结果彼此不同，则FTM 112确定(470)第一结果是高还是低。如果第一结果为高，则FTM 112增加(475)DCO 116的时钟信号的频率，从而减小其周期tclk。如果第一结果为低，则FTM 112减小(480)DCO 116的时钟信号的频率，从而增加其周期tclk。该决策过程在下面所示的表1中表示。

表1

在稳定状态，

其中Ts等于tclk，并且

V_os为偏移电压。

如果我们假设α＝1/2(该值提供针对频移的最大灵敏度并且更易于比较器设计)，我们可以写成，

为了在Vdd＝1.1V时实现小于0.1％的Ts变化，比较器偏移必须小于±20mV。与使用当前方法的小于±381uV的偏移相比，该值高度宽松。要注意，最终调谐频率取决于(M+N)，而不是它们各自的值。

用于启动和调谐振荡器所需的时间可以与初始调谐精度进行权衡。例如实现1％的精度仅要求每步长约100个时钟，但实现0.1％的精度要求每步长约1000个时钟。在至少一个实施例中，系统被配置有实现5％的精度内的非常快速的启动且然后缓慢地收敛到非常高的精度，例如约0.1％。调谐逻辑和相关联的延迟元件仅需要在频率调谐期间运行；在全部其他时间，这些元件可以被断电。

申请人注意到，相同的延迟元件和相关联的频率调谐能力可以由在集成电路(IC)芯片上的多个振荡器使用，其中每个振荡器被调谐到不同频率。该实现方式的实施例在图5中示出。图5的IC芯片500大体对应于图1并且包含用于元件的类似编号，因此除非必要，否则在本文中将不明确讨论该图的细节。应当理解，虽然IC芯片500被示为仅包含DCO和相关联的调谐模块，但是其他电路(未具体示出)也提供在IC芯片500上以完成多种任务。另外，虽然在该图中示出了具有相应的控制线536、537和时钟输出端538、539的两个DCO 516A、516B，但是将理解，任何数量的DCO都可以连接到FTM 512。FTM 512仅需要接收来自每个DCO的时钟，具有到每个DCO的控制线，以及接收包含用于每个DCO的M和N的适当值的输入540、542。值得注意的是，在不调谐时，每个时钟连接可以被关闭。因此，存在对时钟耦合的最小的关注。还将理解，如果具有频率f1的一个振荡器用代码k1调谐，则对于该IC芯片，频率和代码之间的关系保持恒定，即：

其中代码k1和kn是指在调谐频率时在本文中所用的计数，即，当双充电/放电方法未被利用时N的值，以及当双充电/放电方法被使用时M和N的值。值得注意的是，可以按照这个等式将振荡器重新调谐到不同频率。借助RC模块上的单个“逻辑”修整操作“修整”多个振荡器的能力等同于降低IC芯片的测试成本。

在本公开的各种实施例的以上描述中，应当理解本文所使用的术语仅用于描述具体实施例的目的而不旨在限制本发明。除非另有定义，否则本文使用的全部术语(包括技术和科学术语)具有与本发明所属领域的普通技术人员通常理解的相同含义。还应当理解，术语(诸如在通常使用的字典中定义的那些术语)应当理解为具有与它们在本说明书和相关技术的语境中的含义一致的含义并且不能以理想化或过度正式意义来理解，除非在本文明确定义。

在本文参考计算机实施的方法、装置(系统和/或设备)和/或计算机程序产品的框图和/或流程图来描述至少一些示例实施例。应当理解，框图和/或流程图说明的方框，以及框图和/或流程图说明中的方框的结合可以通过由一个或多个计算机电路执行的计算机程序指令来实施。此类计算机程序指令可以提供至通用计算机电路、专用计算机电路和/或其他可编程数据处理电路的处理器电路以产生机器，使得指令(其经由计算机的处理器和/或其他可编程数据处理装置执行)转换和控制晶体管、存储在存储器位置中的值以及此类电路内的其他硬件组件从而实施在框图和/或流程图框中指定的功能/动作，从而创建装置(功能性)和/或用于实施在框图和/或流程图框中指定的功能/动作的结构。另外，计算机程序指令还可以存储在非暂时性实体计算机可读介质中，该介质可以引导计算机或其他可编程数据处理装置以特定方式运行，使得存储在计算机可读介质中的指令产生包括实施框图和/或流程图框或者框中指定的功能/动作的指令的制品。

应当理解，在本公开的附图中示出的流程图中的任何一个中例示的动作、步骤、功能、组件或框可修改、更改、替换、定制化或以其他方式布置在特定流程图或框图内，包括删除或省略特定动作、步骤、功能、组件或框。此外，在特定流程图中例示的动作、步骤、功能、组件或框可以与在另一个流程图和/或框图中例示的动作、步骤、功能、组件或框相互混合或以其它方式相互布置或重新布置以便实行相对于用于实践本专利公开的教导内容的一个或多个过程的附加变型、修改和配置。

虽然已经详细地示出和描述了各种实施例，但是权利要求不限于任何特定的实施例或示例。以上具体实施方式不应被解读为暗示任何特定的组件、元件、步骤、动作或功能是必要的，使得其必须包括在权利要求的范围内。除非明确地如此陈述，否则对以单数形式元素的引用不旨在意指“一个且仅一个”，而是“一个或多个”。本领域普通技术人员已知的上述实施例的元件的全部结构和功能等同物通过引用明确地并入本文，并且旨在被包括在本权利要求中。因此，本领域技术人员将认识到，本文所描述的示例性实施例可以在所附权利要求的精神和范围内以各种修改和变型来实践。