功率放大电路的制作方法

本发明涉及功率放大电路。

背景技术：

近年来，伴随以通信和雷达所代表的无线技术的越来越多的利用，可分配的频带急速地紧张。为了缓和频率紧张，已经开始以毫米波段为代表的高频段的利用。作为代表例子，60ghz频段被用于毫米波通信，79ghz频段被用于毫米波雷达。

为了缓和频率紧张，期待更高的频率即超100ghz的频段的利用。采用了超100ghz的频段的无线装置，相比采用了60ghz频段和79ghz频段等的毫米波段的无线装置，可进行宽带占有，所以能够实现更高速的通信和高分辨率的雷达。

伴随超100ghz的频带的利用，期待廉价地制造在超100ghz下工作的无线ic(integratedcircuit；集成电路)。

一般地，无线ic以半导体作为材料，通过cmos(complementarymetal-oxide-semiconductor；互补金属氧化物半导体)工艺来制造。cmos工艺能够以低成本制造集成度高的小型的无线ic。而且，微细cmos工艺，能够制造理论上超100ghz中可工作的晶体管(无线ic)。

在通过微细cmos工艺制造超100ghz中可工作的无线ic的情况下，无线ic的结构要素即功率放大电路的设计余量较小。即使产生pvt(processvoltagetemperature；工艺电压温度)偏差等，为了使无线ic稳定地工作，在推进功率放大电路的高增益技术的开发。

作为增大功率放大电路的设计余量的重要的参数，考虑最大可用增益(maximumavailablegain：mag(最大有效增益))。但是，功率放大电路的mag因晶体管的寄生电容等的寄生元件的影响而降低。

例如，在专利文献1中，公开了作为提高mag的结构，包括消除晶体管的栅极和漏极之间的寄生电容cgd的影响的(中和(neutralization))结构的功率放大电路。

现有技术文献

专利文献

专利文献1：日本专利第5228017号公报

技术实现要素：

作为使功率放大电路的mag降低的原因，在前述的寄生电容cgd以外，例如，还有晶体管的栅极-源极间的寄生电容(cgs)、漏极-源极间的寄生电容(cds)。起因于寄生在晶体管的源极中电感的影响，晶体管的源极不被接地而发生寄生电容cgs及寄生电容cds。

可是，专利文献1中记载的功率放大电路，由于不能将寄生电容cgd以外的寄生元件的影响充分地中和，所以对mag的降低的改善效果不充分。特别地，在晶体管的最大振荡频率(fmax)附近的高频段中，寄生元件的影响更显著，功率放大电路的mag进一步降低。

本发明的非限定性的实施例，鉴于这点而完成，提供能够在高频段中使mag提高的功率放大电路。

本发明的一方式的功率放大电路包括：被输入具有第1相位的第1输入信号和具有反转了所述第1相位的第2相位的第2输入信号的输入电路；源极上供给第1电压，从所述输入电路以栅极接受所述第1输入信号的第1晶体管；源极上供给所述第1电压，从所述输入电路以栅极接受所述第2输入信号的第2晶体管；连接在所述第2晶体管的栅极和所述第1晶体管的漏极之间，对寄生元件进行中和第1中和电路；连接在所述第1晶体管的栅极和所述第2晶体管的漏极之间，对寄生元件进行中和第2中和电路；级联连接到所述第1晶体管的漏极的n个(n为1以上的整数)第3晶体管；级联连接到所述第2晶体管的漏极的n个第4晶体管；以及连接到第n的所述第3晶体管的漏极和第n的所述第4晶体管的漏极，输出具有第3相位的第1输出信号和具有反转了所述第3相位的第4相位的第2输出信号的输出电路。

再有，这些概括性的并且具体的方式，可以通过系统、装置、方法、集成电路来实现，也可以通过系统、装置、方法、集成电路的任意的组合来实现。

根据本发明的一方式的功率放大电路，能够在高频段中使mag提高。

从说明书和附图中将清楚本发明的一方式中的更多的优点和效果。这些优点和/或效果可以由几个实施方式和说明书及附图所记载的特征来分别提供，不需要为了获得一个或一个以上的特征而提供全部特征。

附图说明

图1表示以往的功率放大电路10的结构。

图2表示以往的具有对寄生元件进行中和的电路的功率放大电路20的结构。

图3表示本发明的实施方式1的功率放大电路100的结构例子。

图4表示本发明的实施方式1的中和电路105、106的第1结构例子。

图5表示本发明的实施方式1的中和电路105、106的第2结构例子。

图6表示本发明的实施方式1的功率放大电路100的mag特性。

图7表示本发明的实施方式2的功率放大电路200的结构例子。

图8表示本发明的实施方式2的功率放大电路200的mag特性。

图9表示本发明的实施方式3的功率放大电路300的结构例子。

图10表示本发明的实施方式3的功率放大电路300的mag特性。

图11表示本发明的实施方式4的功率放大电路400的结构例子。

具体实施方式

(完成本发明的经过)

首先，说明完成本发明的经过。本发明的一方式涉及在超100ghz的高频段工作的功率放大电路。

图1是表示以往的功率放大电路10的结构的图。功率放大电路10具有：输入晶体管11、12；输入电路13；和输出电路14。输入晶体管11、12分别从输入电路13接受彼此极性不同的输入信号vinp、vinn。输出电路14从输入晶体管11、12接受信号，输出彼此极性不同的输出信号voutp、voutn。

输入电路13、输出电路14上，分别连接负载。对于连接到输入电路13、输出电路14的负载，在取共轭匹配时，功率放大电路10的功率增益理论上最大。该最大的功率增益被称为最大可用增益(maximumavailablegain：mag)。在功率放大电路的设计余量中，重要的是使mag提高。

功率放大电路的mag使用y参数(y21、y12)和稳定系数k以下式(1)表示。

mag＝|y21/y12|*{k-(k²-1)^1/2}(1)

在式(1)中，代入从功率放大电路10的等效电路得到的y参数时，如下式(2)那样。

其中，ω是角频率，gm是晶体管的互导值，cgd是晶体管的栅极-漏极间的寄生电容。如式(2)所示，cgd主要地成为使mag降低的因素。

为了抑制起因于cgd的mag的降低，已知采用了交叉耦合电容器的功率放大电路。采用了具有电容值cx的交叉耦合电容器的功率放大电路的mag，如下式(3)那样表示。

即，通过使用与寄生电容cgd同等电容值cx的交叉耦合电容器，能够抵制cgd的影响。以下，将消除寄生元件的影响作为对寄生元件进行中和(neutralization)来说明。

可是，在功率放大电路中存在cgd以外的寄生元件，由于该寄生元件成为使mag降低的因素，所以仅采用了交叉耦合电容器的功率放大电路，不能充分地抑制mag的降低。

作为抑制起因于cgd以外的寄生元件的mag的降低的结构，例如，专利文献1公开了具有对寄生元件进行中和(neutralization)的电路的功率放大电路。参照图2说明专利文献1所公开的以往的功率放大电路。

图2是表示以往的具有对寄生元件进行中和的电路的功率放大电路20的结构的电路图。在图2中，对与图1同样的结构附加相同的标号并省略说明。

在功率放大电路20中，在输入晶体管11的漏极和输入晶体管12的栅极之间，串联地连接交叉耦合电容器15(电容值cx)和电阻17(电阻值rx)。此外，在输入晶体管12的漏极和输入晶体管11的栅极之间串联地连接交叉耦合电容器16(电容值cx)和电阻18(电阻值rx)。

这样，采用了交叉耦合电容器和电阻的功率放大电路20能够将cgd和cgd以外的寄生元件的一部分进行中和，与仅采用了交叉耦合电容器的功率放大电路比较，能够抑制mag的降低。

可是，在图2所示的专利文献1的功率放大电路20中，由于不能充分地中和还存在于cgd以外的寄生元件的影响，所以对mag的降低的改善效果不充分。特别地，在晶体管的最大振荡频率(fmax)附近的高频段，mag会降低。

作为cgd以外的寄生元件，例如，考虑晶体管的栅极-源极间的寄生电容(cgs)、漏极-源极间的寄生电容(cds)。起因于寄生在晶体管的源极上的电感的影响，晶体管的源极不被接地而发生寄生电容cgs及寄生电容cds。因包含这些寄生电容的寄生元件的影响，会发生通向晶体管的输出端子(漏极端子)的反馈路径。在专利文献1的功率放大电路20中，难以抑制反馈路径的影响。

鉴于这样的情况，本发明的一方式，通过抑制通向晶体管的漏极端子的反馈路径的影响，提供能够使高频段中的mag提高的功率放大电路。

接着，参照附图详细地说明本发明的实施方式。再有，以下说明的各实施方式是一例，本发明不由这些实施方式来限定。

(实施方式1)

图3是表示本发明的实施方式1的功率放大电路100的结构例子的电路图。功率放大电路100具有：输入晶体管101、102；共源共栅晶体管(cascodetransistor)103、104；中和电路105、106；输入电路107；和输出电路108。

输入电路107中，被输入电压vb1、同相(第1相位)的输入信号vinp(第1输入信号)、反相(反转了第1相位的第2相位)的输入信号vinn(第2输入信号)。输入电路107进行同相的输入信号vinp和反相的输入信号vinn的匹配处理。

输入晶体管101(第1晶体管)的栅极与输入电路107连接，从输入电路107接受同相的输入信号vinp。输入晶体管101的源极连接到地(gnd)。输入晶体管101的源极上，被供给0[v]的电压(第1电压)。再有，输入晶体管101的源极上，也可以连接供给0[v]以外的电压的电源。

输入晶体管102(第2晶体管)的栅极与输入电路107连接，从输入电路107接受反相的输入信号vinn。输入晶体管102的源极连接到地。输入晶体管102的源极上，被供给0[v]的电压(第1电压)。再有，输入晶体管102的源极上，也可以连接供给0[v]以外的电压的电源。输入电路107对于输入晶体管101、102的栅极供给电压vb1。

中和电路105、106是将功率放大电路100中的寄生元件进行中和的电路，将电感值以zx表示。寄生元件包含输入晶体管101的寄生元件和输入晶体管102的寄生元件等。中和电路105(第1中和电路)连接在输入晶体管101的漏极和输入晶体管102的栅极之间，将寄生元件进行中和。中和电路106(第2中和电路)连接在输入晶体管102的漏极和输入晶体管101的栅极之间，将寄生元件进行中和。有关中和电路105、106的结构例子，将后述。

共源共栅晶体管103(第3晶体管)相对于输入晶体管101的漏极级联连接(共源共栅连接)。详细地说，共源共栅晶体管103的源极连接到输入晶体管101的漏极。共源共栅晶体管103的漏极连接到输出电路108。

共源共栅晶体管104(第4晶体管)相对于输入晶体管102的漏极级联连接(共源共栅连接)。详细地说，共源共栅晶体管104的源极连接到输入晶体管102的漏极。共源共栅晶体管104的漏极连接到输出电路108。

共源共栅晶体管103与共源共栅晶体管104形成对。共源共栅晶体管103的栅极与共源共栅晶体管104的栅极连接。共源共栅晶体管103的栅极和共源共栅晶体管104的栅极接受偏置电压vb2的信号。

再有，共源共栅晶体管103的栅极也可以不连接到共源共栅晶体管104的栅极。

输出电路108对于共源共栅晶体管103、104的漏极，供给电压vdd。输出电路108取出来自共源共栅晶体管103、104各自的输出，输出同相(第3相位)的输出信号voutp(第1输出信号)、反相(反转了第3相位的第4相位)的输出信号voutn(第2输出信号)。

接着，参照图4、图5说明中和电路105、106的结构。

图4是表示实施方式1的中和电路105、106的第1结构例子的图。如图4所示，中和电路105、106具有电容器109。

如mim(metal-insulator-metal；金属-绝缘体-金属)电容器或mom(metal-oxide-metal；金属-氧化物-金属)电容器那样，电容器109可以是固定电容，也可以如将mim电容器或mom电容器与开关组合而配置在阵列上那样，是可变电容。此外，如mos(metal-oxide-semiconductor；金属-氧化物-半导体)电容器那样，电容器109也可以是可变电容。

在图4所示的结构中，中和电路105、106仅由电容器109构成，所以电路的布局容易，能够减小电路的面积。此外，在以固定电容构成电容器109的情况下，在电路内能够容易地形成小的电容。在以可变电容构成电容器109的情况下，可进行制造后的校准。

图5是表示实施方式1的中和电路105、106的第2结构例子的图。如图5所示，中和电路105、106具有电容器109、和串联连接到电容器109的电阻110。

与图4同样地，电容器109可以是可变电容，也可以是固定电容。电阻110可以是固定电阻，也可以是可变电阻。

在图5所示的结构中，通过中和电路105、106具有电阻110，隔离特性提高，可实现mag的进一步的提高。此外，在以固定电阻构成电阻110的情况下，能够容易地形成较小的电阻。在以可变电容构成电阻110的情况下，可进行制造后的校准。

接着，参照图6说明实施方式1的功率放大电路100的mag的特性。

图6是表示实施方式1的功率放大电路100的mag的特性的图。图6的横轴表示频率。图6的纵轴表示以db(分贝)表示将功率放大电路100的mag的值通过图2所示的以往的功率放大电路20的mag的值进行标准化后的值(归一化的mag)。即，图6的纵轴中，如果标准化后的mag的db值大于“0”，则表示大于以往的功率放大电路20的mag的值。

此外，在图6中，特性402是包括具有图4所示的结构的中和电路105、106的功率放大电路100的特性，特性403是包括具有图5所示的结构的中和电路105、106的功率放大电路100的特性。

如图6所示，特性402、特性403的哪一个都具有比0db大的值。即，实施方式1的功率放大电路100与图2所示的以往的功率放大电路20比较，mag的值大幅度地改善。

如以上说明，实施方式1的功率放大电路100包括：对输入晶体管101、102的寄生元件进行中和的中和电路105、106；以及分别级联连接到输入晶体管101、102的共源共栅晶体管103、104。通过包括中和电路105、106，能够将从输入晶体管101、102的漏极通向输入晶体管101、102的栅极的反馈路径限定为通过了(经由)输入晶体管101、102的漏极-源极间的寄生电容(cgs)和输入晶体管101、102的源极-栅极间的寄生电容(cds)的路径。进而，通过使共源共栅晶体管103、104级联连接，较低的频段(数十ghz以下)中的隔离特性提高。

此外，在高频段(高于数十ghz)中，能够将连接到输出电路108的共源共栅晶体管103、104的漏极和共源共栅晶体管103、104的源极之间的寄生电容和由中和电路105、106限定的输入晶体管101、102的寄生电容串联地连接。即，实施方式1的功率放大电路100，通过串联地连接寄生电容，与不包括共源共栅晶体管103、104的结构相比，能够削减输入电路107和输出电路108之间的寄生电容。其结果，通过中和电路105、106和共源共栅晶体管103、104的协同作用，在高频段中也能够使隔离特性提高，能够使mag的值提高。

再有，在实施方式1中，说明了包含对于输入晶体管101的漏极进行级联连接的一个共源共栅晶体管103、和对于输入晶体管102的漏极进行级联连接的一个共源共栅晶体管104的结构，但本发明不限定于此。也可以是包含对于输入晶体管101的漏极进行级联连接的n个(n为2以上的整数)共源共栅晶体管(第3晶体管)、和对于输入晶体管102的漏极进行级联连接的n个(n为2以上的整数)的共源共栅晶体管(第4晶体管)的结构。在该结构中，级联连接到输入晶体管101的n个共源共栅晶体管和级联连接到输入晶体管102的n个的共源共栅晶体管彼此成对。

此外，在该结构中，若将对于输入晶体管101的漏极进行级联连接的n个共源共栅晶体管，以离输入晶体管101的漏极近的一方开始按顺序设为第1、第2...、第n，则第n共源共栅晶体管(第n的第3晶体管)的漏极连接到输出电路108。

此外，在该结构中，在级联连接到输入晶体管101的n个共源共栅晶体管的栅极上，分别供给彼此不同的n组的偏置电压，在级联连接到输入晶体管102的n个共源共栅晶体管的栅极上，也分别供给彼此不同的n组的偏置电压。这里，在彼此成对的级联连接到输入晶体管101的共源共栅晶体管的栅极和级联连接到输入晶体管102的共源共栅晶体管的栅极上，供给相同的偏置电压。

(实施方式2)

图7是表示本发明的实施方式2的功率放大电路200的结构例子的电路图。再有，在图7中，对与图3所示的结构同样的结构，附加相同的标号并省略说明。

图7所示的功率放大电路200是在图3所示的功率放大电路100中追加了电感器201、202的结构。

电感器201(第1电感器)的一个端子连接到共源共栅晶体管103的栅极。而且，从电感器201的另一个端子供给偏置电压vb2。电感器202(第2电感器)的一个端子连接到共源共栅晶体管104的栅极。而且，从电感器201的另一个端子供给偏置电压vb2。电感器201、202的电感值以l表示。

接着，参照图8说明实施方式2的功率放大电路200的mag的特性。

图8是表示实施方式2的功率放大电路200的mag的特性的图。图8中的横轴、纵轴与图6是同样的。特性601是包括具有图4所示的结构的中和电路105、106的功率放大电路200的特性，特性602是包括具有图5所示的结构的中和电路105、106的功率放大电路200的特性。此外，在图8中，为了比较，还表示了图6所示的特性402、403。

如图8所示，特性601、特性602的哪一个都具有比0db大的值。即，与图2所示的以往的功率放大电路20比较，实施方式2的功率放大电路200的mag的值大幅度地改善。此外，与特性402、403比较，特性601、特性602是较高的特性。即，实施方式2的功率放大电路200相比实施方式1所示的功率放大电路100，mag的值被改善。

如以上说明，实施方式2的功率放大电路200，相对于实施方式1所示的功率放大电路100的结构追加电感器201、202，通过在成对的共源共栅晶体管103、104之间产生相位不同的信号，能够在特定的频率中提高mag的值。详细地说，实施方式2的功率放大电路200能够在电感器和共源共栅晶体管的寄生电容之间的谐振频率附近提高mag的值。例如，在图8的特性601、特性602中，在超过了100ghz的附近，mag的值提高。

再有，共源共栅晶体管103、104的栅极上分别连接的电感器201、202也可以通过对栅极供给的信号(图7的偏置电压vb2的信号)而电磁耦合，使得输出相反相位的信号。由此，与电感器单体比较，电感器201、202能够增加互感量的有效电感。因此，能够削减电路整体中的电感器的面积。

此外，共源共栅晶体管103、104的栅极上分别连接的电感器201、202也可以通过对栅极供给的信号而电磁耦合，使得输出同相位的信号。由此，电感器201、202与电感器单体比较，能够削减互感量的有效电感。在高频段中工作的功率放大电路中，在布线中产生电感，所以难以延长布线来变更电路整体的布局。将电感器201、202置换为变压器的结构，能够延长相当于需削减有效电感的布线，所以能够提高电路整体的布局的自由度。

再有，即使通过对栅极供给的信号而电磁耦合、使得输出相反相位或同相位的信号的结构，也可得到与图8所示的mag的特性同样的特性。

(实施方式3)

图9是表示本发明的实施方式3的功率放大电路300的图。再有，在图9中，对与图7所示的结构同样的结构，附加相同的标号并省略说明。

图9所示的功率放大电路300是，图7所示的功率放大电路200中的共源共栅晶体管103、104被级联连接n个，在n个的共源共栅晶体管的各个上连接电感器201、202的结构。

具体而言，在功率放大电路300中，n个的共源共栅晶体管103-1～103-n级联连接到输入晶体管101的漏极侧。同样地，n个的共源共栅晶体管104-1～104-n级联连接到输入晶体管102的漏极侧。而且，共源共栅晶体管103-1～103-n的栅极上，分别连接电感器201-1～201-n的一个端子。共源共栅晶体管104-1～104-n的栅极上，分别连接电感器202-1～202-n的一个端子。此外，分别从电感器201-1～201-n的另一个端子供给彼此不同的n组的偏置电压vb2～vb(n+1)。同样地，分别从电感器202-1～202-n的另一个端子供给彼此不同的n组的偏置电压vb2～vb(n+1)。此外，共源共栅晶体管103-n(第n的第3晶体管)的漏极及共源共栅晶体管104-n(第n的第4晶体管)的漏极连接到输出电路108。

通过该结构，共源共栅晶体管103-i(i为1以上、n以下的整数)(第i的第3晶体管)的栅极上，通过电感器201-i，被供给彼此不同的n组的偏置电压vb2～vb(n+1)之中的偏置电压vb(i+1)(第i偏置电压)。与共源共栅晶体管103-i形成对的共源共栅晶体管104-i(第i的第4晶体管)的栅极上，也同样地通过电感器202-i，被供给彼此不同的n组的偏置电压vb2～vb(n+1)之中的偏置电压vb(i+1)(第i偏置电压)。

接着，参照图10说明实施方式3的功率放大电路300的mag的特性。

图10是表示实施方式3的功率放大电路300的mag的特性的图。图10中的横轴、纵轴与图6是同样的。特性801是包括具有图4所示的结构的中和电路105、106的功率放大电路300的特性。此外，在图10中，为了比较，还示出图6、图8所示的特性402、特性403、特性601、特性602。

如图10所示，特性801具有比0db大的值。即，实施方式3的功率放大电路300，与图2所示的以往的功率放大电路20比较，mag的值大幅度地改善。此外，特性801与特性402、特性403、特性601、特性602比较，是较高的特性。即，实施方式3的功率放大电路300相比实施方式1所示的功率放大电路100、以及实施方式2所示的功率放大电路200，mag的值被改善。

再有，在图10中，仅表示了包括具有图4所示的结构的中和电路105、106的功率放大电路300的特性，但功率放大电路300也可以是包括具有图5所示的结构的中和电路105、106的结构。在该结构中，也得到mag的值的改善效果。

如以上说明，实施方式3的功率放大电路300通过将连接了电感器的共源共栅晶体管设为多个级联地连接的多级结构，与包括仅1级的共源共栅晶体管的功率放大电路比较，能够进一步高阻抗化。因此，实施方式3的功率放大电路300能够提高隔离特性，能够进一步提高mag的值。

再有，在实施方式3中，说明了在共源共栅晶体管103-1～103-n、104-1～104-n的全部晶体管上连接电感器的结构，但本发明不限定于此。也可以在输入晶体管101所级联连接的共源共栅晶体管103-1～103-n之中、k个(k为1以上、n以下的整数)的共源共栅晶体管103上连接电感器。该情况下，电感器还连接到输入晶体管102所级联连接的共源共栅晶体管104-1～104-n之中、k个(k为1以上、n以下的整数)的共源共栅晶体管104。k个共源共栅晶体管103与k个共源共栅晶体管104形成对。通过减少被连接的电感器的数，能够削减电路面积。

此外，分别连接到共源共栅晶体管103-1～103-n、104-1～104-n的栅极的电感器201-1～201-n、202-1～202-n也可以通过对栅极供给的信号而使全部或一部分电磁耦合，使得输出相反相位的信号。通过该结构，与电感器单体比较，能够增加相当于互感的有效电感，所以能够削减电感器的面积。该情况下，通过对栅极供给的信号而电磁耦合、使得输出相反相位的信号的电感器是，在成对的共源共栅晶体管(即，共源共栅晶体管103-i和共源共栅晶体管104-i(i为1以上、n以下的整数))间的电感器(即，电感器201-i和电感器202-i)。

此外，也可以使共源共栅晶体管103、104的栅极上分别连接的电感器201、202通过对栅极供给的信号而电磁耦合，使得输出同相位的信号。通过该结构，与电感器单体比较，能够削减相当于互感的有效电感，所以能够提高电路整体的布局的自由度。该情况下，通过对栅极供给的信号而电磁耦合、使得输出同相位的信号的电感器是，在成对的共源共栅晶体管(即，共源共栅晶体管103-i和共源共栅晶体管104-i(i为1以上、n以下的整数))间的电感器(即，电感器201-i和电感器202-i)。

(实施方式4)

在实施方式3中，说明了将共源共栅晶体管多级构成的例子。若使共源共栅晶体管为多级结构，则有施加超过共源共栅晶体管的击穿电压的电压、共源共栅晶体管出现故障的情况。在实施方式4中，说明通过调整对共源共栅晶体管的栅极供给的偏置电压，调整共源共栅晶体管的源极的电位，能够将共源共栅晶体管上施加的电压抑制到期望的电压的结构。

图11是表示本发明的实施方式4的功率放大电路400的图。再有，在图11中，对与图9所示的结构同样的结构，附加相同的标号并省略说明。

在图11所示的功率放大电路400中，对于共源共栅晶体管103-1～103-n、104-1～104-n供给偏置电压的结构，与图9所示的功率放大电路300不同。以下，通过例子说明对于共源共栅晶体管103-1供给偏置电压的结构。

在共源共栅晶体管103-1的栅极上，与图9所示的功率放大电路300同样，连接电感器201-1的一个端子。而且，电阻401-1、比较器405-1连接在电感器201-1的另一个端子和共源共栅晶体管103-1的源极之间。

比较器405-1具有第1输入端子及第2输入端子和一个输出端子。电阻401-1连接在比较器405-1的第1输入端子和共源共栅晶体管103-1的源极之间。电容器403-1具有第1连接端子及第2连接端子，第1连接端子连接到比较器405-1的第1输入端子，第2连接端子连接到地。而且，对电容器403-1的第2连接端子供给0[v]的电压(第1电压)。比较器405-1的第2输入端子上，被输入参考电压vref1。再有，在电容器403-1的第2连接端子上，也可以连接供给0[v]以外的电压(第1电压)的电源。

比较器405-1将通过电阻401-1、电容器403-1获取的共源共栅晶体管103-1的源极-地间的电压和参考电压vref1进行比较，控制对共源共栅晶体管103-1的栅极供给的偏置电压，使得共源共栅晶体管103-1的源极-地间的电压与参考电压相等。

再有，在电容器403-1的第2连接端子连接到供给0[v]以外的电压(第1电压)的电源的情况下，比较器405-1将通过电阻401-1、电容器403-1获取的共源共栅晶体管103-1的源极的电压和第1电压之差与参考电压vref1进行比较，控制对共源共栅晶体管103-1的栅极供给的偏置电压，使得共源共栅晶体管103-1的源极的电压和第1电压之差与参考电压相等。

对于共源共栅晶体管103-2～103-n供给偏置电压的结构，也与对于共源共栅晶体管103-1供给偏置电压的结构是同样的。此外，对于共源共栅晶体管104-1～104-n供给偏置电压的结构，通过电阻402-1～402-n、电容器404-1～404-n、比较器406-1～406-n被连接，也与对共源共栅晶体管103-1的供给偏置电压的结构是同样的。

如以上说明，在实施方式4中，比较器控制对共源共栅晶体管的栅极供给的偏置电压，使得共源共栅晶体管的源极电位成为参考电压，所以与因微细cmos工艺产生的共源共栅晶体管的特性的偏差无关，能够将偏置电压设为不超过晶体管的击穿电压的电压。由此，能够使微细cmos工艺中的可靠性提高。

再有，在实施方式4中，与实施方式3中说明的结构同样，得到mag的改善效果。

再有，在实施方式4中，说明了在共源共栅晶体管103-1～103-n、104-1～104-n的全部晶体管上连接电感器、以及通过电感器供给偏置电压的结构的例子，但本发明不限定于此。电感器也可以连接到输入晶体管101所级联连接的共源共栅晶体管103-1～103-n之中、任意k个(k为1以上、n以下的整数)的共源共栅晶体管103。该情况下，电感器还连接到输入晶体管102所级联连接的共源共栅晶体管104-1～104-n之中、与k个(k为1以上、n以下的整数)的共源共栅晶体管103形成对的k个共源共栅晶体管104。而且，也可以对k个共源共栅晶体管103之中、任意至少一个共源共栅晶体管连接供给在实施方式4中说明的偏置电压的结构。通过减少连接电感器的数、以及供给偏置电压的结构的数，能够削减电路面积。

此外，在实施方式4中，说明了将对连接电感器的共源共栅晶体管103-1～103-n、104-1～104-n的栅极连接供给偏置电压的结构的例子，但本发明不限定于此。对于没有被连接电感器的栅极供给偏置电压的结构，也能够适用实施方式4中说明的供给偏置电压的结构。

本发明的功率放大电路，对被期待超100ghz下的利用的高分辨率雷达和高速通信是有用的。

标号说明

10、20、100、200、300、400功率放大电路

11、12、101、102输入晶体管

13、107输入电路

14、108输出电路

15、16交叉耦合电容器

17、18、110、401-1～401-n、402-1～402-n电阻

103、103-1～103-n、104、104-1～104-n共源共栅晶体管

105、106中和电路

109、403-1～403-n、404-1～404-n电容器

201、201-1～201-n、202、202-1～202-n电感器

405-1～405-n、406-1～406-n比较器