一种电压限幅电路的制作方法

本发明涉及集成电路技术领域，更具体地涉及一种电压限幅电路，用于控制电流舵型数模转换器中电流源的控制开关结构。

背景技术：

数模转换器(Digital to Analog Converter，DAC)是能够将数字信号转换为模拟信号的重要接口电路，是信号处理系统的重要组成部分。电流舵型数模转换器(Current Steering DAC)具有速度快，精度高，驱动能力强等优点，广泛应用于图像，视频，通信等领域。电流舵型DAC(数模转换器)的工作原理是，根据输入数字信号控制相应的电流源开关，电流求和后经过一个电阻完成电流到电压的转变。

典型电流舵型DAC中包含多个电流源及其控制开关结构，仅以其中一个电流源及其控制开关结构为例，如图1所示，电流源及其控制开关管均为PMOS管(Positive Channel Metal Oxide Semiconductor，P沟道金属氧化物半导体场效应晶体管)管构成。图1中C_gd3、C_gd4分别表示晶体管MP3管或MP4管栅极和漏极之间的寄生电容，若以V₀表示电流源开关控制信号的摆幅，C_L表示DAC输出端的负载电容，R_L表示DAC输出端的负载电阻，则由时钟馈通引起的DAC输出端Voutp及Voutn的毛刺大小分别为V₀[C_gd3/(C_gd3+C_L)]及V₀[C_gd4/(C_gd4+C_L)]。当电路中无限幅电路时，通常V₀的大小为VDD，电压较高，由于时钟馈通的影响，快速跳变的数字信号INN和INP会在DAC的输出端产生很大的毛刺，严重限制了DAC的动态功能。

技术实现要素：

鉴于现有方案存在的问题，为了克服上述现有技术方案的不足，本发明提出了一种电压限幅电路。

根据本发明的一个方面，提供了一种电压限幅电路，包括：偏置结构电路，用于形成稳定的第一参考电压和第二参考电压；以及传输门控制电路，用于控制传输门的导通利用所述第一参考电压和第二参考电压生成第一开关控制信号和第二开关控制信号。

根据本发明的一个方面，提供了一种数模转换器，包括：至少一电流源；至少一控制开关结构，包括第一开关及第二开关控制所述电流源的输出；至少一电压限幅电路，用于控制所述第一开关及第二开关的开闭。

从上述技术方案可以看出，本发明具有以下有益效果：

设置电压限幅电路保障电流源开关控制信号的摆幅稳定并尽可能的小，从而减小电流舵型DAC中时钟馈通引起的DAC输出端的毛刺，保障了DAC的处于良好的工作状态工作。

电压限幅电路中的偏置结构电路保障了获取稳定的高电压Vref1和低电压Vref2，用于生成稳定的开关控制信号。

电压限幅电路中传输门控制电路将稳定的高电压Vref1和低电压Vref2按照特定时序形成开关控制信号。

附图说明

图1为现有数模转换器的结构示意图；

图2为本发明实施例电压限幅电路中偏置结构电路的结构示意图；

图3为本发明实施例电压限幅电路中传输门控制电路的结构示意图；

图4为本发明实施例电压限幅电路的时序控制图；

图5为本发明实施例数模转换器的结构示意图。

具体实施方式

本发明某些实施例于后方将参照所附附图做更全面性地描述，其中一些但并非全部的实施例将被示出。实际上，本发明的各种实施例可以许多不同形式实现，而不应被解释为限于此数所阐述的实施例；相对地，提供这些实施例使得本发明满足适用的法律要求。

在本说明书中，下述用于描述本发明原理的各种实施例只是说明，不应该以任何方式解释为限制发明的范围。参照附图的下述描述用于帮助全面理解由权利要求及其等同物限定的本发明的示例性实施例。下述描述包括多种具体细节来帮助理解，但这些细节应认为仅仅是示例性的。因此，本领域普通技术人员应认识到，在不悖离本发明的范围和精神的情况下，可以对本文中描述的实施例进行多种改变和修改。此外，为了清楚和简洁起见，省略了公知功能和结构的描述。此外，贯穿附图，相同附图标记用于相似功能和操作。

为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。

本发明实施例提供了一种电压限幅电路，包括偏置结构电路和传输门控制电路，图2示出了偏置结构电路的结构示意图，如图2所示，该偏置结构电路包括两个PMOS晶体管MP7、MP8和两个NMOS晶体管MN5、MN6，其中MN5和MN6以二级管连接方式构成电阻。NMOS晶体管MN5，MN6的衬底与GND连接，PMOS晶体管MP7，MP8的衬底与VDD连接。NMOS晶体管MN5的漏极与PMOS晶体管MP7的漏极连接，栅极与NMOS晶体管MN5漏极连接，源极与NMOS晶体管MN6的漏极连接，NMOS晶体管MN6的漏极与NMOS晶体管MN5的源极连接，栅极与NMOS晶体管MN6的漏极连接，源极与GND连接。PMOS晶体管MP7的源极与VDD连接，漏极与NMOS晶体管MN5的漏极连接，栅极与PMOS晶体管MP8的栅极及漏极连接。PMOS晶体管MP8的漏极与栅极连接，由电流Ibias偏置，PMOS晶体管MP8的源极与VDD连接。此时，NMOS晶体管MN5的栅极电压为第一参考电压Vref1，值为Vgs5+Vgs6，N6的栅极电压为第二参考电压Vref2，值为Vgs6，由于电流固定，对于确定的NMOS晶体管来说，NMOS晶体管MN5、MN6的Vgs5及Vgs6的值均是固定的，此时，第一参考电压Vref1及第二参考电压Vref2均为一个固定的值。

当偏置电流Ibias一定时，由PMOS晶体管MP7和MP8构成电流镜结构可知，流过NMOS晶体管MN5，MN6的漏电流I一定。根据电压值固定(其中，V_thn为NMOS晶体管的阈值电压；μ_n为NMOS晶体管沟道载流子迁移率；C_ox为单位面积的栅氧化层电容；I为NMOS晶体管的漏电流；为NMOS晶体管的宽长比)。可以通过调节NMOS晶体管MN5，MN6的宽长比来调节NMOS晶体管MN5、MN6的Vgs5及Vgs6，进而调节第一参考电压Vref1和第二参考电压Vref2至需要的值，并保持固定。

图3示出了传输门控制电路的结构示意图，其中包括四个传输门和两个反向器，通过输入的第一信号Sin、第二信号SinB来控制传输门的导通第一参考电压Vref1及第二参考电压Vref2生成第一开关控制信号INP和第二开关控制信号INN，用于控制DAC中电流源的控制开关，第一信号Sin、第二信号SinB为差分信号。请参见图3，第一信号Sin通过第一反相器生成第三信号SinI，第二信号SinB通过第二反向器生成第四信号SinBI，第一信号Sin与第三信号SinI；第一信号Sin与第二信号SinB；第二信号SinB与第四信号SinBI均为差分信号。

第一传输门TG1两端分别连接第一参考电压Vref1与第二控制开关的信号INN，由差分信号Sin，SinI控制，差分信号Sin，SinI分别为低电平，高电平时第一传输门TG1导通，分别为高电平，低电平时第一传输门TG1截止。第二传输门TG2两端分别连接第二参考电压Vref2与第二控制开关的信号INN，由差分信号Sin，SinI控制，差分信号Sin，SinI分别为高电平，低电平时第二传输门TG2导通，分别为低电平，高电平时第二传输门TG2截止。第三传输门TG3两端分别连接第一参考电压Vref1与第一控制开关的信号INP，由差分信号SinB，SinBI控制，SinB，SinBI分别为低电平，高电平时第三传输门TG3导通，分别为高电平，低电平时第三传输门TG3截止。第四传输门TG4两端分别连接第二参考电压Vref2与第一控制开关的信号INP，由差分信号SinB，SinBI控制，差分信号SinB，SinBI分别为高电平，低电平时第四传输门TG4导通，分别为低电平，高电平时第四传输门TG4截止。

当第一信号Sin，第三信号SinI分别为低电平，高电平，第二信号SinB，第四信号SinBI分别为高电平，低电平时，第一传输门TG1导通，第二传输门TG2截止，第三传输门TG3截止，第四传输门TG4导通。第一开关控制信号INP为第二参考电压Vref2，第二开关控制信号INN为第一参考电压Vref1；

当第一信号Sin，第三信号SinI分别为高电平，低电平，第二信号SinB，第四信号SinBI分别为低电平，高电平时，第一传输门TG1截止，第二传输门TG2导通，第三传输门TG3导通，第四传输门TG4截止。第一开关控制信号INP为第一参考电压Vref1，第二开关控制信号INN为第二参考电压Vref2。

本发明实施例还提供一种数模转换器，包括至少一个电流源及其控制开关结构，以及至少上述的电压限幅电路，如图5所示，电压限幅电路输出的第一开关控制信号INP和第二开关控制信号INN分别用于控制控制开关结构中分别作为第一开关和第二开关的PMOS晶体管MP3和第二开关PMOS晶体管MP4的开闭。从而将原来幅度为VDD的控制信号，通过限幅电路将幅度减小至Vrefl-Vref2，由时钟馈通引起DAC输出端Voutp及Voutn的毛刺大小V₀[C_gd3/(C_gd3+C_L)]及V₀[C_gd4/(C_gd4+C_L)]就会降为(Vref1-Vref2)[C_gd3/(C_gd3+C_L)]及(Vref1-Vref2)[C_gd4/(C_gd4+C_L)]，通过调节电压限幅电路的偏置结构电路中的NMOS晶体管MN5，MN6的宽长比来调节NMOS晶体管MN5、MN6的Vgs5及Vgs6，进而调节第一参考电压Vref1和第二参考电压Vref2至需要的值，使得第一参考电压Vref1可以使第一开关PMOS晶体管MP3和第二开关PMOS晶体管MP4导通，而第二参考电压不能使他们导通，且第一参考电压Vref1与第二参考电压Vref2的差值最小，从而减小DAC输出端的毛刺，实现DAC电流源开关管的限幅功能，降低时钟馈对DAC输出动态性能的影响。

本发明的另一一实施例中PMOS晶体管和NMOS晶体管可以分别换为NMOS晶体管和PMOS晶体管。

需要说明的是，在附图或说明书正文中，未绘示或描述的实现方式，均为所属技术领域中普通技术人员所知的形式，并未进行详细说明。此外，上述对各元件和方法的定义并不仅限于实施例中提到的各种具体结构、形状或方式，本领域普通技术人员可对其进行简单地更改或替换。

以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。