数据采集装置的制造方法
【专利摘要】本实用新型涉及一种数据采集装置，包括ADC采集模块，与ADC采集模块连接进行数据交互的FPGA模块，与FPGA模块数据传输连接的USB模块、串口模块、时钟模块，和与FPGA模块连接对FPGA模块数据进行储存和供FPGA模块调取数据的存储模块，以及与ADC采集模块、FPGA模块连接进行供电的电源电路。通过上述模块的组合，本实用新型具有高采样率、高精度、低功耗的优点。
【专利说明】
数据采集装置
技术领域
[0001]本实用新型涉及电子数据采集技术领域，具体涉及一种高性能的数据采集装置。
【背景技术】
[0002]随着现代科学技术的迅速发展，尤其是在航空航天、军事领域，对于数据采集的采样精度和采样率要求越来越高。迫切需要一种数据采集采样精度和采样率高，同时，功耗低和传输速率快，可以便于用户有效降低开发成本的同步数据采集卡。在这些前提下，开发高采样率高精度的低功耗数据采集卡具有很好的工程实用价值。
【实用新型内容】
[0003]本实用新型的目的是提供一种采集性能高的数据采集装置。
[0004]实现本实用新型目的的技术方案如下:
[0005]数据采集装置，该采集装置包括ADC采集模块，与ADC采集模块连接进行数据交互的FPGA模块，与FPGA模块数据传输连接的USB模块、串口模块、时钟模块，和与FPGA模块连接对FPGA模块数据进行储存和供FPGA模块调取数据的存储模块，以及
[0006]与ADC采集模块、FPGA模块连接进行供电的电源电路。
[0007]进一步地，所述ADC采集模块为双通道采样、采样率5MSPS、采样位数18位、最大功耗 64.5mW 的 AD7960芯片。
[0008]进一步地，所述FPGA模块为Spartan-6系列中的FPGA模块。
[0009]进一步地，所述时钟模块为分辨率1PS的时钟模块，其接口形式为数字输入控制时钟输入输出之间的延时。
[0010]进一步地，所述存储模块为XCF32PV048C芯片。
[0011]进一步地，所述USB模块包括USB芯片和USB接口，USB芯片为型号CY7C68013A芯片。
[0012]进一步地，所述串口模块由RS485芯片和串行接口组成。
[0013]进一步地，所述电源电路包括模拟电源和数字电源。
[0014]—种数据采集器，包括透明的壳体，集成所述数据采集装置的电路板，所述壳体内具有封闭的容置空间，所述电路板呈悬空式设置于容置空间中，壳体由中部凹陷的上壳体与中部凹陷的下壳体构成，上壳体与下壳体之间采用锁紧件连接成整体且在上壳体与下壳体之间设置有对两壳体接触面形成密封的密封件，上壳体与下壳体的凹陷形成所述的容置空间，在上壳体与下壳体的凹陷内分别设置有夹持块，所述电路板的边缘处于上壳体夹持块与下壳体夹持块之间，在上壳体与下壳体装配到位后，电路板的边缘由两夹持块进行夹紧限位。
[0015]进一步地，为了对壳体内的热量进行扩散以提升电路板的使用寿命，所述上壳体上设置有散热装置，该散热装置包括若干个散热片，散热片的一端穿过上壳体处于上壳体内，另一端处于上壳体外部，所述散热片与穿过上壳体之间形成密封，在下壳体也设置有上述散热装置。
[0016]通过上述模块的组合，本实用新型具有高采样率、高精度、低功耗的优点。
【附图说明】
[0017]图1为本实用新型中数据采集装置的原理框图；
[0018]图2为本实用新型中数据采集器的结构示意图。
【具体实施方式】
[0019]为使本实用新型实施例的目的、技术方案和优点更加清楚，下面将结合本实用新型实施例的附图，对本实用新型实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本实用新型的一部分实施例，而不是全部的实施例。基于所描述的本实用新型的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
[0020]参见图1，数据采集装置，该采集装置包括ADC采集模块，与ADC采集模块连接进行数据交互的FPGA模块，与FPGA模块数据传输连接的USB模块、串口模块、时钟模块，和与FPGA模块连接对FPGA模块数据进行储存和供FPGA模块调取数据的存储模块，以及与ADC采集模块、FPGA模块连接进行供电的电源电路，采样形式为等效采样。
[0021]所述ADC采集模块为双通道采样、采样率5MSPS、采样位数18位、最大功耗64.5mW的AD7960芯片。AD7960是一款18位、5MSPS、电荷再分配逐次逼近型(SAR)模数转换器(ADC)。SAR架构提供无与伦比的噪声性能和线性度。AD7960集成了一个内部转换时钟和一个内部基准电压缓冲器。AD7960对输入引脚之间的电压差进行采样。目前国内外能达到采样率高，精度又高的数模转换芯片很少，该芯片具有此优点；与此同时，该芯片具有功耗很低的优点。
[0022]所述FPGA模块为Spartan-6系列中的FPGA模块。可采用型号为XC6SLX45T，同时，设有JTAG接口，采用+3.3V电压，降低功耗。高性能数据采集将控制逻辑集成到FPGA芯片中，降低了系统成本，提高了系统的可靠性。
[0023]所述时钟模块为分辨率1(^3的时钟模块，其接口形式为数字输入控制时钟输入输出之间的延时。电路时钟模块必须具有非常微小的时钟抖动和相位噪声。时序不确定性/时钟抖动越严重，对ADC基底噪声的影响越恶劣，因此信噪比越低。实施时可选择具有确定性或者抖动不是很频繁的时钟模块以提高信噪比。时钟模块的分辨率为10PS。其接口形式为数字输入控制时钟输入输出之间的延时。时钟电路由50M晶振产生，传送给FPGA的时钟引脚，FPGA内部能倍频和分频。所选晶振为Si500，具有低抖动、抗冲击和振动的性能高、老化率低的优点。本电路理论支持100G采样率，理论通频带为50G。
[0024]所述存储模块为XCF32PV048C芯片。该存储单元具有灵活性，如数据需要掉电保存时，将程序烧录进去;如数据不需要掉电保存时，将程序下载进去。
[0025]所述USB模块包括USB芯片和USB接口，USB芯片为型号CY7C68013A芯片。该芯片能兼容USBl.0与USB2.0，最高传输速率能达到480Mbps。同时，该芯片具有极低的功耗，在任何模式下，电流都不超过85mA。高性能数据采集板能通过USB部分与上位机进行通信。
[0026]所述串口模块由RS485芯片和串行接口组成。采用全双工通信方式，串行接口应用广泛，价格便宜，高性能数据采集能通过串行接口与上位机进行通信。
[0027]所述电源电路包括模拟电源和数字电源。其电源部分采用凌特公司的芯片，具有噪声低、纹波小的优点。可以在宽范围电压输入的情况下输出较宽范围的电压。数字电源有5￥、3.3￥、2.5￥、1.8￥，模拟电源有5￥和1.8￥。
[0028]参见图2，一种数据采集器，包括透明的壳体，以便于观察壳体内的电路板的状况，壳体由中部凹陷的上壳体I与中部凹陷的下壳体2构成，集成上述数据采集装置的电路板3，壳体内具有封闭的容置空间4，电路板呈悬空式设置于容置空间中，增大电路板的散热空间，电路板的上表面与上壳体内的顶壁之间形成上散热空间，电路板的下表面与下壳体内底面之间形成下散热空间，便于将电路板产生的热量进行扩散，上壳体与下壳体之间采用锁紧件5连接成整体且在上壳体与下壳体之间设置有对两壳体接触面形成密封的密封件6，锁紧件可采用螺栓或螺钉或卡扣或粘结胶水，上壳体与下壳体的凹陷形成所述的容置空间，在上壳体与下壳体的凹陷内分别设置有夹持块7，夹持块可以采用环绕上壳体一圈的条状或采用间隔设置的若干个块状，所述电路板的边缘处于上壳体夹持块与下壳体夹持块之间，在上壳体与下壳体装配到位后，电路板的边缘由两夹持块进行夹紧限位。实施中，在夹持块上可以设置限位柱8，该限位柱插入电路板边缘的限位孔9中，这样保证电路板装配到壳体内的牢固性，同时也能够保证电路板装配位置的精度。其中，在壳体上还设置有相应的数据插口与电路板中的USB模块、串口模块进行连接。这样结构的数据采集器能够保证其密封性，避免外界杂质对电路板的污染，延长电路板的使用寿命及保证电路板在洁净的环境中运行。
[0029]为了对壳体内的热量进行扩散以提升电路板的使用寿命，所述上壳体上设置有散热装置，该散热装置包括若干个散热片10，散热片的一端穿过上壳体处于上壳体内，另一端处于上壳体外部，散热片与穿过上壳体之间形成密封，处于壳体内的散热片端部连接在内接收片11上，内接收片采用铝材或铜材制成，该内接收片朝向电路板的一面为锯齿状或波浪面，增加热量的接收面积，在下壳体也设置有上述散热装置。
【主权项】
1.数据采集装置，其特征在于，该采集装置包括ADC采集模块，与ADC采集模块连接进行数据交互的FPGA模块，与FPGA模块数据传输连接的USB模块、串口模块、时钟模块，和与FPGA模块连接对FPGA模块数据进行储存和供FPGA模块调取数据的存储模块，以及 与ADC采集模块、FPGA模块连接进行供电的电源电路。2.根据权利要求1所述的数据采集装置，其特征在于，所述ADC采集模块为双通道采样、采样率5MSPS、采样位数18位、最大功耗64.5mW的AD7960芯片。3.根据权利要求1所述的数据采集装置，其特征在于，所述FPGA模块为Spartan-6系列中的FPGA模块。4.根据权利要求1所述的数据采集装置，其特征在于，所述时钟模块为分辨率1PS的时钟模块，其接口形式为数字输入控制时钟输入输出之间的延时。5.根据权利要求1所述的数据采集装置，其特征在于，所述存储模块为XCF32PV048C芯片。6.根据权利要求1所述的数据采集装置，其特征在于，所述USB模块包括USB芯片和USB接口，USB芯片为型号CY7C68013A芯片。7.根据权利要求1所述的数据采集装置，其特征在于，所述串口模块由RS485芯片和串行接口组成。8.根据权利要求1所述的数据采集装置，其特征在于，所述电源电路包括模拟电源和数字电源。9.一种数据采集器，其特征在于，包括透明的壳体，集成权利要求1 一8中任一项所述数据采集装置的电路板，所述壳体内具有封闭的容置空间，所述电路板呈悬空式设置于容置空间中，壳体由中部凹陷的上壳体与中部凹陷的下壳体构成，上壳体与下壳体之间采用锁紧件连接成整体且在上壳体与下壳体之间设置有对两壳体接触面形成密封的密封件，上壳体与下壳体的凹陷形成所述的容置空间，在上壳体与下壳体的凹陷内分别设置有夹持块，所述电路板的边缘处于上壳体夹持块与下壳体夹持块之间，在上壳体与下壳体装配到位后，电路板的边缘由两夹持块进行夹紧限位。10.根据权利要求9所述的一种数据采集器，其特征在于，所述上壳体上设置有散热装置，该散热装置包括若干个散热片，散热片的一端穿过上壳体处于上壳体内，另一端处于上壳体外部，所述散热片与穿过上壳体之间形成密封，在下壳体也设置有上述散热装置。
【文档编号】H03M1/12GK205725710SQ201620648586
【公开日】2016年11月23日
【申请日】2016年6月27日
【发明人】杨倩, 周伟, 张亚东, 周强, 周国华
【申请人】湖南正申科技有限公司