一种可重构频率合成器平台的控制系统的制作方法

本实用新型涉及一种可重构频率合成器平台的控制系统，特别适用于超短波通信领域。

背景技术：

本实用新型应用于某型军用超短波高速宽带组网电台，频率合成器为收发信道提供本振时钟源。在传统的锁相环设计中，大多鉴相频率是由外部晶体振荡器提供，提供的频率是固定的，如果鉴相频率的倍频点落在了工作频率的频带内，就成为不可避免的杂散，会对通信产生很大的干扰。常规的设计方法是选用高频率的晶体振荡器作为参考，这样也只是减少了杂散点，不能消除，新的外部晶振同样会引入其他新的干扰，无法兼顾整个工作频段，而且新的外部晶振需要订做，周期至少1～2个月，影响了项目进度，再则，频率合成器的设计没有考虑通用性，导致重复设计、增加设计人员的工作量。

技术实现要素：

本实用新型的任务是提出一种消除内倍频杂散，规避干扰点，提高通信质量的一种可重构频率合成器平台的控制系统。

本实用新型的任务是这样完成的，一种可重构频率合成器平台的控制系统，其特征在于：该平台包括可重构锁相环模块、处理电路，高精度温补晶振及环路滤波、放大、开关切换电路；通过处理电路的参数变换、锁相环模块的参数微调，实现多种频率源输出并通过处理电路扩展的以太网接口可远程调整平台参数；参考时钟锁相环模块上的输出端连接有功分器，所述功分器上的输出端分别与一本振主环锁相环模块、一本振副环锁相环模块和二本振锁相环模块的输入端相连接，所述一本振主环锁相环模块、一本振副环锁相环模块的输出端与跳频高速开关的输入端相连，所述跳频高速开关的输出端与收发高速开关的输入端相连接，所述收发高速开关的输出端与滤波放大的输入端相连接由一本振频率将放大后的信号输出；由功分器分支输出的另一路的二本振锁相环模块的输出端与放大滤波的输入端相连接将信号放大后由二本振频率输出；所述参考时钟双向连接处理电路，所述处理电路里设置有高速串行接口和以太网接口，所述高速串行接口上分别与一本振主环锁相环模块，一本振副环锁相环模块、二本振锁相环接通，以太网接口上通过网线与电脑或与网络设备相连。

所述处理电路分别通过高速串行接口，连接参考时钟锁相环模块、一本振主环锁相换模块、一本振副环锁相环模块和二本振锁相环模块，实现了本振频率的输出，该处理电路扩展以太网接口能够根据实际电磁兼容环境远程调整锁相块模块参数。

所述温补晶振是高精度温补晶振，该晶振为参考时钟锁相环提供时钟基准。

所述功分器是将电路参考时钟分为3路，分别是一本振主环锁相环模块、一本振副环锁相环模块和二本振锁相环模块，为本振锁相环模块提供参考时钟。

所述二本振放大滤波是放大滤波电路，是实现本振频率输出放大和滤波。

本实用新型具有以下效果：本技术方案是通过将锁相环电路设计为统一模块，满足了超短波频段的使用，大大缩短了开发周期；通过处理器扩展以太网接口远程根据实际电磁兼容环境调整锁相环参数，本振信号适当偏离工作频率，规避干扰点，从而提高了通信质量。

附图说明

图1是可重构频率合成器平台的方框结构示意图；图2是锁相环模块的电源理框图。

图面说明： 1、参考时钟锁相环模块，2、一本振主环锁相环模块，3、一本振副环锁相环模块，4、二本振锁相环模块，5、处理电路，6 、温补晶振， 7 、功分器， 8 、放大、滤波电路 ，9、跳频高速开关，10 收发高速开关，11、滤波开关。

具体实施方式

本技术方案可重构频率合成器平台主要涉及的锁相环模块以频率合成芯片为核心，集成了包括小数分频PLL、低相噪VCO及锁频状态的输出功能。本实用新型分别采用了4组鉴相锁相环，它们分别是图1里的一本振主环锁相环模块2、一本振副环锁相环模块3、二本振锁相环模块4及参考时钟锁相环模块1。参考时钟锁相环主要为本振信号锁相环提供鉴相频率；本振主、副环锁相模块主要实现本振频率输出，所述本振主、副环锁相环模块可做单环使用，在高速跳频模式下，也可做双环使用，满足了切换时间的要求。

具体实施例如图1所示，该平台包括可重构锁相环模块、处理电路，高精度温补晶振及环路滤波、放大、开关切换电路；通过处理电路的参数变换、锁相环模块的参数微调，实现多种频率源输出并通过处理电路扩展的以太网接口可远程调整平台参数，温补晶振6的输出端与参考时钟锁相环模块的输入端相连，所述参考时钟锁相环模块1上的输出端连接有功分器7，所述功分器上的输出端分别与一本振主环锁相环模块3、一本振副环锁相环模块3和二本振锁相环模块4的输入端相连接，所述一本振主环锁相模块、一本振副环锁相环模块的输出端与跳频高速开关9的输入端相连，所述跳频高速开关的输出端与收发高速开关10的输入端相连接，所述收发高速开关的输出端与滤波放大11的输入端相连接由一本振频率将放大后的信号输出；由功分器分支出的另一路的二本振锁相环模块4的输出端与放大滤波8的输入端相连接将信号放大后由二本振频率输出；所述参考时钟1双向连接处理电路5、所述处理电路5里设置有高速串行接口和以太网接口，所述高速串行接口上分别与一本振主环锁相环模块2，一本振副环锁相环模块3、二本振锁相环 4接通；以太网接口上通过网线与电脑或网络设备相连。

所述处理电路5通过高速串行接口，分别连接参考时钟锁相环模块1、一本振主环锁相换模块2、一本振副环锁相环模块3和二本振锁环模块4，实现了本振频率的输出。另外，该处理电路扩展以太网接口能够根据实际电磁兼容环境远程调整锁相块模块参数，适当偏离工作频率，规避干扰点，从而提高了通信的可靠性；

所述温补晶振6是高精度温补晶振，该晶振为参考时钟锁相环提供时钟基准；

所述功分器7是将电路参考时钟分为3路，分别是一本振主环锁相环模块2、一本振副环锁相环模块3和二本振锁相环模块4，为本振锁相环模块提供参考时钟；

所述二本振放大滤波8是放大滤波电路，是实现本振频率输出放大、滤波的功能；

所述跳频高速开关9，是开关电路，在跳频模式下，该电路是实现一本振主、副环频率交替输出，以满足高速频率输出的功能；

所述收发高速开关10 是收发开关电路，是实现收发状态切换的功能；

所述一本振放大滤波11是放大、滤波电路，该电路能实现一本振主、副锁相环模块的频率输出放大、滤波的功能。

如图2所示，锁相环模块优选采用的频率合成芯片是HMC832，工作频率表范围为25 MHz～3 GHz；小数分辨率为2²⁴；最大鉴相频率达到100 MHz；归一化相噪为-226(dBc/Hz)。

HMC832采用∑-Δ调制技术，能够满足低相噪、低杂散、频率转换时间短等要求。小数分辨率为2²⁴，工作频率范围为25MHz～3GHz，鉴相器最大鉴相频率达到100MHz，该鉴相器具有极低的噪底。当工作在小数模式下，其噪底为-226dBc/Hz。根据带内相噪估算公式：

注1：L(1Hz)为归一化相噪即为芯片的噪底-226dBc/Hz；

注2：fPD为鉴相频率；

注3：N为 RF分频的整数部分。

以背景项目为例，鉴相频率f_PD采用12.8MHz，频率步进可达到5Hz，因此可完全满足整机对于25kHz、50kHz波道间隔的要求。本振频率范围要求1025～1212MHz，可以计算出RF分频的整数部分N_max=1212MHz/12.8MHz = 95，将N_max代入公式计算可得：

P_N =-226+10×log(12.8×10⁶)+20×log(95)(dBc/Hz)；

P_N =-226+77+39.5 =-109.5(dBc/Hz)。

因为环路中有一些附加噪声，会使相噪恶化2dB～3dB。所以在1212MHz处，其有效相位噪声约达到-107.5dBc/Hz～-106.5dBc/Hz，可以满足带内相噪指标的要求。

然后，我们分析下带内倍频点杂散的抑制方法。

在本平台中，鉴相频率锁相环以温补晶振作参考，通过处理器配置参数的调整，可灵活输出一个连续变化的频率；本平台把鉴相频率锁相环的输出频率作为本振信号锁相环的鉴相频率；这样当鉴相频率的倍频点落在本振信号频带内时，我们可以通过处理电路改变鉴相频率锁相环的输出频率，从而改变本振信号锁相环的鉴相频率，把倍频杂散规避过去。推而广之，通过处理电路调整鉴相频率锁相环参数可规避掉所有的倍频杂散，提高了通信质量。

另外，在跳频模式下，为提高跳频速率，采用双锁相环路进行切换输出。当单个频率合成器的锁定时间（捕捉时间）为每1个频率驻留时间的1/10时，采用双环路轮转输出跳频速率至少可以提高5倍。因此采用两个小数分频锁相环路，两个环路同时产生频率，1个输出，1个等待输出，频率锁定时间最小可达50μs，频率切换时间可达ns级。

再有，锁相环芯片HMC832内部集成了可软件或硬件控制的射频输出开关，收发开关的隔离度能达到60dB以上，再加上后级电路中收发开关的隔离度，隔离度达到90dB以上，满足了隔离度指标的要求。

最后，各个地方的电磁环境不尽相同，经常在工作频点上有外部干扰，为了减少干扰点对工作频点的影响，实用新型了干扰点规避机制。该机制根据实际环境频谱的扫描，找出干扰点，通过处理器调整本振锁相环参数，本振输出频率适当偏离工作频率，规避干扰频率，提高了通信质量。