一种晶体振荡器驱动电路的制作方法

本实用新型实施例涉及电路技术，尤其涉及一种晶体振荡器驱动电路。

背景技术：

随着科技的日新月异，电子产品不断地推陈出新，然而每一个电子产品的实现都离不开数字电路，数字电路的工作又离不开振荡器，通过振荡器产生准确的时钟脉冲，从而控制数字电路有顺序地工作。晶体振荡器广泛应用于片上集成系统，通常用来为实时时钟模块提供一个精准的时钟源。随着物联网以及采用电池供电的便携式移动设备的普及，要求电池能够有效供电数年甚至更长时间，这就对芯片中晶体振荡器驱动电路的功耗提出了严格的限制，一般要求其工作电流控制在1μA以下。

如图1所示的现有技术中一种常用的晶体振荡器的驱动电路，由一个反相放大器INV和反馈电阻RF组成。整个晶体振荡器电路还包括片外石英晶体和匹配电容C1、C2。其中，反相器INV和反馈电阻RF构成驱动电路，补偿石英晶体的固有损耗，维持系统的振荡，为此，反相器INV必须提供的最小跨导为

${\mathrm{gm}}_{crit}=4R_m{\mathrm{\ω}}^2{(\frac{C_1{C}_2}{C_1+C_2}+C_0)}^2$

其中，R_m为晶体振荡器的等效串联电阻，ω为晶振的谐振频率，C₀为晶振的静态电容，C1、C2为片外匹配电容的电容值，电路设计中一般要求反相放大器的跨导达到该最小跨导的至少5倍，以保证晶体振荡器在各种工艺制程，电压，以及温度的变化下，都能起振。反相放大器INV中NMOS和PMOS晶体管都工作在饱和区，其跨导与工作电流的关系为：

$gm=\frac{2I_D}{V_{gs}-V_{th}}$

其中，V_gs为晶体管的栅源电压，V_th为晶体管的阈值电压，I_D为漏极电流。

但是，这种结构电路的缺点是晶体管的过驱动电压比较大，并且随电源电压的升高而增大。导致其电流利用效率低，并且反相器电流随着电源电压的变化而变化，导致电路的振荡特性随电源电压变化很大。为保证起振，电路设计必须留有很大余量，电路消耗的功耗很大。例如在3.3V电压下，这种电路驱动32.768kHz的晶体振荡器时消耗的电流典型值约为6～7μA。另一方面，反馈电阻RF在起振开始阶段为反相器INV提供直流工作点，一般要求其阻值大于10MΩ，这在芯片中将占用很大的面积，增加芯片成本。

技术实现要素：

本实用新型提供一种晶体振荡器驱动电路，以降低驱动电路的功耗，同时缩小驱动电路所占的面积，并提高驱动电路的适用范围。

本实用新型实施例提供一种晶体振荡器驱动电路，所述电路包括：

偏置电流产生单元、电阻单元和电流可配置放大器单元；其中，

偏置电流产生单元，分别与所述电阻单元和所述电流可配置放大器单元相连，用于给所述电阻单元和电流可配置放大器单元提供工作电流；

电阻单元，与所述电流可配置放大器单元相连，用于给所述电流可配置放大器单元建立直流工作点；

电流可配置放大器单元，分别与晶体振荡器的输入端和输出端相连，用于在直流工作点的控制下对工作电流进行放大，以驱动晶体振荡器起振。

优选的，所述电路还包括：信号放大与整形单元，与电流可配置放大器单元相连，用于对晶体振荡器的输入端信号进行放大和整形，并输出晶体振荡器起振标志信号。

进一步地，所述电路还包括：启动单元，分别与偏置电流产生单元和信号放大与整形单元相连，用于在起振标志信号的控制下，控制偏置电流产生单元的启动。

优选的，所述偏置电流产生单元具体包括：

第一PMOS晶体管、第二PMOS晶体管、第一NMOS晶体管、第二NMOS晶体管和第一电阻，其中：

第一PMOS晶体管和第二PMOS晶体管的栅极相连，源极接电源，构成电流镜，第一PMOS晶体管的漏极与第一电阻的第一端以及第一NMOS晶体管的删极相连；第二PMOS晶体管的漏极与第二PMOS晶体管的栅极和第二NMOS晶体管的漏极相连；第二NMOS晶体管的栅极与第一NMOS晶体管的漏极以及第一电阻的第二端相连，第二NMOS晶体管的源极和第一NMOS晶体管的源极均接地。

优选的，所述电阻单元具体包括：

第三PMOS晶体管、第三NMOS晶体管、第四NMOS晶体管、和三个NMOS晶体管串联组成的第五NMOS晶体管，其中，

第三PMOS晶体管的栅极与第二PMOS晶体管的栅极相连，源极接电源，漏极与第五NMOS晶体管的栅极和第四NMOS晶体管的漏极和栅极相连；第四NMOS晶体管的源极与第三NMOS晶体管的漏极和栅极相连；第三NMOS晶体管的源极接地。

优选的，所述电流可配置放大器单元具体包括：

第四PMOS晶体管、第五PMOS晶体管、第六PMOS晶体管、第八PMOS晶体管、第九PMOS晶体管、第六NMOS晶体管、第七NMOS晶体管、第八NMOS晶体管、第十NMOS晶体管和第十一NMOS晶体管，其中，

第四PMOS晶体管的源极接电源，栅极与第三PMOS晶体管栅极和第五PMOS晶体管的栅极相连，漏极与第六NMOS晶体管的漏极、第五NMOS晶体管的漏极和晶体振荡器的输出端相连；第六NMOS晶体管的栅极与第五NMOS晶体管的源极和晶体振荡器的输入端相连，源极接地；第八PMOS晶体管的源极接电源，栅极接电流控制信号、漏极与第五PMOS晶体管的源极相连；第五PMOS晶体管的漏极与第七NMOS晶体管的漏极和晶体振荡器的输出端相连；第七NMOS晶体管的源极与第十NMOS晶体管的漏极相连，栅极与第六NMOS晶体管的栅极相连；第十NMOS晶体管的源极接地，栅极接电流控制信号；第九PMOS晶体管的源极接电源，栅极接电流控制信号，漏极与第六PMOS晶体管的源极相连；第六PMOS晶体管的栅极与第五PMOS晶体管的栅极相连，漏极与第八NMOS晶体管的漏极和晶体振荡器的输出端相连；第八NMOS晶体管的栅极与第七NMOS晶体管的栅极相连，源极与第十一NMOS晶体管的漏极相连；第十一NMOS晶体管的栅极接电流控制信号，源极接地。

优选的，所述信号放大与整形单元具体包括：

第七PMOS晶体管、第九NMOS晶体管、施密特触发器和计数器，其中，第七PMOS晶体管的源极接电源，栅极与第六PMOS晶体管的栅极相连，漏极与施密特触发器的输入端和第九NMOS晶体管的漏极相连；第九NMOS晶体管的栅极与第八NMOS晶体管的栅极相连，源极接地；施密特触发器的输出端与计数器的输入端相连，计数器的输出端输出起振标志信号。

优选的，所述启动单元具体包括：

三个PMOS晶体管串联组成的第十PMOS晶体管、第十二NMOS晶体管和第十三NMOS晶体管，其中，

第十PMOS晶体管的源极接电源，栅极与计数器的输出端相连，漏极与第十三NMOS晶体管的栅极和第十二NMOS晶体管的漏极相连；第十三NMOS晶体管的漏极与第一PMOS晶体管的栅极相连，源极接地；第十二NMOS晶体管的源极接地，栅极与第一NMOS晶体管的栅极相连。

本实用新型实施例提供的晶体振荡器驱动电路，包括：偏置电流产生单元、电阻单元和电流可配置放大器单元；其中，偏置电流产生单元，分别与所述电阻单元和所述电流可配置放大器单元相连，用于给所述电阻单元和电流可配置放大器单元提供工作电流；电阻单元，与所述电流可配置放大器单元相连，用于给所述电流可配置放大器单元建立直流工作点；电流可配置放大器单元，分别与晶体振荡器的输入端和输出端相连，用于在直流工作点的控制下对工作电流进行放大，以驱动晶体振荡器起振，通过采用电阻单元给所述电流可配置放大器单元建立直流工作点，缩小了驱动电路所占的面积，通过设置电流可配置放大器单元提高了驱动电路的适用范围，同时降低了驱动电路的功耗。

附图说明

图1是现有技术中的一种晶体振荡器的驱动电路示意图；

图2是本实用新型实施例一提供的一种晶体振荡器的驱动电路结构示意图；

图3是本实用新型实施例二提供的一种晶体振荡器的驱动电路结构示意图；

图4是本实用新型实施例二提供的一种晶体振荡器的驱动电路结构示意图。

具体实施方式

下面结合附图和实施例对本实用新型作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本实用新型，而非对本实用新型的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本实用新型相关的部分而非全部结构。

实施例一

图2为本实用新型实施例一提供的一种晶体振荡器的驱动电路结构示意图，本实施例可适用于为数字电路提供精准的时钟。如图2所示，本实施例提供的一种晶体振荡器的驱动电路结构示意图，包括：偏置电流产生单元210、电阻单元220和电流可配置放大器单元230；其中，

偏置电流产生单元210，分别与电阻单元220和电流可配置放大器单元230相连，用于给电阻单元220和电流可配置放大器单元230提供工作电流；

电阻单元220，与电流可配置放大器单元230相连，用于给电流可配置放大器单元230建立直流工作点；优选的，电阻单元220可以是由MOS晶体管构成，因为MOS晶体管相比普通的电阻器件所占面积小，能够节约整个驱动电路所占的面积。

电流可配置放大器单元230，分别与晶体振荡器的输入端XIN和输出端XOUT相连，用于在直流工作点的控制下对工作电流进行放大，以驱动晶体振荡器起振。

本实施例的技术方案，通过偏置电流产生单元给所述电阻单元和电流可配置放大器单元提供工作电流；通过电阻单元，给所述电流可配置放大器单元建立直流工作点；通过电流可配置放大器单元在直流工作点的控制下对工作电流进行放大，以驱动晶体振荡器起振，降低了驱动电路的功耗，通过采用电阻单元给所述电流可配置放大器单元建立直流工作点，缩小了驱动电路所占的面积，通过设置电流可配置放大器单元提高了驱动电路的适用范围。

实施例二

图3是本实用新型实施例二提供的一种晶体振荡器的驱动电路结构示意图，在上述实施例的基础上，本实施例增加了信号放大与整形单元240和启动单元250，具体参见图3所示，所述驱动电路包括：

偏置电流产生单元210、电阻单元220、电流可配置放大器单元230、信号放大与整形单元240和启动单元250；其中，

偏置电流产生单元210，分别与电阻单元220和电流可配置放大器单元230相连，用于给电阻单元220和电流可配置放大器单元230提供工作电流；

电阻单元220，与电流可配置放大器单元230相连，用于给电流可配置放大器单元230建立直流工作点；

电流可配置放大器单元230，分别与晶体振荡器的输入端XIN和输出端XOUT相连，用于在直流工作点的控制下对工作电流进行放大，以驱动晶体振荡器起振；

信号放大与整形单元240，与电流可配置放大器单元230相连，用于对晶体振荡器的输入端XIN信号进行放大和整形，并输出晶体振荡器起振标志信号OSC-READY；

启动单元250，分别与偏置电流产生单元210和信号放大与整形单元240相连，用于在起振标志信号OSC-READY的控制下，控制偏置电流产生单元210的启动。

优选的，作为所述驱动电路的一种实现方式，参见图4所示，启动单元250具体包括：

三个PMOS晶体管串联组成的第十PMOS晶体管P10、第十二NMOS晶体管N12和第十三NMOS晶体管N13，其中，

第十PMOS晶体管P10的源极接电源VDD，栅极与计数器COUNTER的输出端相连，漏极与第十三NMOS晶体管N13的栅极和第十二NMOS晶体管N12的漏极相连；第十三NMOS晶体管N13的漏极与第一PMOS晶体管P1的栅极相连，源极接地；第十二NMOS晶体管N12的源极接地，栅极与第一NMOS晶体管N1的栅极相连。

示例性地，偏置电流产生单元210具体可以包括：

第一PMOS晶体管P1、第二PMOS晶体管P2、第一NMOS晶体管N1、第二NMOS晶体管N2和第一电阻R，其中：

第一PMOS晶体管P1和第二PMOS晶体管P2的栅极相连，源极接电源VDD，构成电流镜，第一PMOS晶体管P1的漏极与第一电阻R的第一端以及第一NMOS晶体管N1的删极相连；第二PMOS晶体管P2的漏极与第二PMOS晶体管P2的栅极和第二NMOS晶体管N2的漏极相连；第二NMOS晶体管N2的栅极与第一NMOS晶体管N1的漏极以及第一电阻R的第二端相连，第二NMOS晶体管N2的源极和第一NMOS晶体管N1的源极均接地。

示例性地，电阻单元220具体可以包括：

第三PMOS晶体管P3、第三NMOS晶体管N3、第四NMOS晶体管N4、和三个NMOS晶体管串联组成的第五NMOS晶体管N5，其中，

第三PMOS晶体管P3的栅极与第二PMOS晶体管P2的栅极相连，源极接电源，漏极与第五NMOS晶体管N5的栅极和第四NMOS晶体管N4的漏极和栅极相连；第四NMOS晶体管N4的源极与第三NMOS晶体管N3的漏极和栅极相连；第三NMOS晶体管N3的源极接地。

示例性地，电流可配置放大器单元230具体可以包括：

第四PMOS晶体管P4、第五PMOS晶体管P5、第六PMOS晶体管P6、第八PMOS晶体管P8、第九PMOS晶体管P9、第六NMOS晶体管N6、第七NMOS晶体管N7、第八NMOS晶体管N8、第十NMOS晶体管N10和第十一NMOS晶体管N11，其中，

第四PMOS晶体管P4的源极接电源，栅极与第三PMOS晶体管P3栅极和第五PMOS晶体管P5的栅极相连，漏极与第六NMOS晶体管N6的漏极、第五NMOS晶体管N5的漏极和晶体振荡器的输出端XOUT相连；第六NMOS晶体管N6的栅极与第五NMOS晶体管N5的源极和晶体振荡器的输入端XIN相连，源极接地；第八PMOS晶体管P8的源极接电源VDD，栅极接电流控制信号、漏极与第五PMOS晶体管P5的源极相连；第五PMOS晶体管P5的漏极与第七NMOS晶体管N7的漏极和晶体振荡器的输出端XOUT相连；第七NMOS晶体管P7的源极与第十NMOS晶体管N10的漏极相连，栅极与第六NMOS晶体管N6的栅极相连；第十NMOS晶体管N10的源极接地，栅极接电流控制信号；第九PMOS晶体管P9的源极接电源VDD，栅极接电流控制信号，漏极与第六PMOS晶体管P6的源极相连；第六PMOS晶体管P6的栅极与第五PMOS晶体管P5的栅极相连，漏极与第八NMOS晶体管N8的漏极和晶体振荡器的输出端XOUT相连；第八NMOS晶体管N8的栅极与第七NMOS晶体管N7的栅极相连，源极与第十一NMOS晶体管N11的漏极相连；第十一NMOS晶体管N11的栅极接电流控制信号，源极接地。

示例性地，信号放大与整形单元240具体可以包括：

第七PMOS晶体管P7、第九NMOS晶体管N9、施密特触发器T和计数器COUNTER，其中，第七PMOS晶体管P7的源极接电源，栅极与第六PMOS晶体管P6的栅极相连，漏极与施密特触发器T的输入端和第九NMOS晶体管N9的漏极相连；第九NMOS晶体管N9的栅极与第八NMOS晶体管N8的栅极相连，源极接地；施密特触发器T的输出端与计数器COUNTER的输入端相连，计数器COUNTER的输出端输出起振标志信号OSC-READY。

其中，需要说明的是，由于偏置电流产生单元210存在电流为零的简并工作点，因此为了使驱动电路在任何时候都能正常工作，所述驱动电路还需要包括启动单元250帮助偏置电流产生单元210建立正确的直流工作点。启动单元250的工作过程为：当电路未启动时，第一NMOS晶体管N1的栅极电压为零，第一PMOS晶体管P1和第二PMOS晶体管P2的电流为零，并且晶体振荡器起振标志信号OSC-READY为低电平，因此第十二NMOS晶体管N12关断，第十PMOS晶体管P10导通，对第十三NMOS晶体管N13的栅极节点充电，第十三NMOS晶体管N13的栅极电压升高，第十三NMOS晶体管N13导通，导通电流使得第二PMOS晶体管P2栅极电压降低，因此第二PMOS晶体管P2和第一PMOS晶体管P1逐渐导通，第一NMOS晶体管N1的栅极电压上升。当电路启动稳定之后，第一NMOS晶体管N1的栅极电压使得第十二NMOS晶体管N12导通，由于第十PMOS晶体管P10选用的倒宽敞比的管子，其导通能力弱于第十二NMOS晶体管N12，因此第十三NMOS晶体管N13的栅极电压下降到接近零，第十三NMOS晶体管N13关断。此时启动单元250中的第十二NMOS晶体管N12和第十PMOS晶体管P10管都导通，这个支路会消耗一部分电流，但是当晶体振荡器稳定起振之后，起振标志信号OSC-READY置为高电平，将第十PMOS晶体管P10关断，从而实现当晶体振荡器稳定工作后，启动单元250不消耗电流，从而进一步减少了整个驱动电路的功耗。

在偏置电流产生单元210中，第一PMOS晶体管P1和第二PMOS晶体管P2为镜像电流镜，假设第二NMOS晶体管N2和第一NMOS晶体管N1的宽长比之比为其中，K表示第二NMOS晶体管N2和第一NMOS晶体管N1的宽长比之比，W、L分别表示晶体管的沟道宽和长，则偏置电流产生单元210产生的偏置电流为：

$I_B=\frac{2}{{\mathrm{\μ}}_n{C}_{ox}{\left(\frac{W}{L}\right)}_{N1}}\frac{1}{R^2}(1-\frac{1}{\sqrt{K}})$

其中，I_B表示偏置电流，W、L分别表示第一NMOS晶体管N1的沟道宽和长，K表示第二NMOS晶体管N2和第一NMOS晶体管N1的宽长比之比，R表示第一电阻R的阻值，μ_n表示NMOS晶体管的载流子迁移率，C_ox表示单位面积的晶体管栅电容。可见，偏置电流I_B的大小与电源电压VDD无关，因此随着电源电压VDD的变化，电路的工作电流变化不大，相应地，电路设计不用留有很大余量，进一步降低电路的功耗。

电流可配置放大器单元230中起放大作用的是第六NMOS晶体管N6，第七NMOS晶体管N7和第八NMOS晶体管N8，起电流源作用的是第四PMOS晶体管P4，第五PMOS晶体管P5和第六PMOS晶体管P6，起开关作用的是第十NMOS晶体管N10，第十一NMOS晶体管N11和第八PMOS晶体管P8，第九PMOS晶体管P9。第十NMOS晶体管N10，第十一NMOS晶体管N11和第八PMOS晶体管P8，第九PMOS晶体管P9的栅极接的电流控制信号，可以根据设计需要通过编程程序实现。

其中，在整个驱动电路中，第三PMOS晶体管P3，第四PMOS晶体管P4，第五PMOS晶体管P5，第六PMOS晶体管P6与第一PMOS晶体管P1和第二PMOS晶体管P2构成镜像电流源，为各部分单元提供偏置电流。其中第四PMOS晶体管P4，第五PMOS晶体管P5和第六PMOS晶体管P6构成可配置电流镜，为放大器提供电流。通过控制开关管第十NMOS晶体管N10，第十一NMOS晶体管N11和第八PMOS晶体管P8，第九PMOS晶体管P9的开启和关断调节电流可配置放大器单元的电流大小。当晶体振荡器特性不同，使用的片外匹配电容大小不同，以及温度和工艺制程变化时，所需要的放大器跨导也会变化，因此使用电流可配置放大器单元可以在各种不同的条件下灵活配置功耗大小，达到极致的低功耗特性。典型地，当使用最低功耗配置时，第五PMOS晶体管P5和第六PMOS晶体管P6支路关断，电流为零，此时第六NMOS晶体管N6作为放大器驱动晶体振荡器，通过设计适当的晶体管尺寸可以使得第六NMOS晶体管N6偏置在亚阈值区，此时放大器电路的跨导与工作电流的关系为其中，n为一个与工艺相关的参数，其典型值为1～2之间，I_D为工作电流，k为玻尔兹曼常数，T为绝对温度，q为电子电荷，常温下，kT/q≈26mV。可见，相比于传统的晶体管反相器放大电路，这种偏置在一定电流下，工作在亚阈值区的晶体管放大电路具有更高的电流效率(在一定电流下，能提供更大的跨导)，从而可以实现低功耗特性。第五NMOS晶体管N5工作在线性区，构成一个电阻为第六NMOS晶体管N6建立直流工作点，第三NMOS晶体管N3和第四NMOS晶体管N4组成二极管连接的晶体管为第五NMOS晶体管N5提供偏置电压。通过设计使得第三NMOS晶体管N3与第六NMOS晶体管N6匹配，使它们具有相同的栅极电压，假设第四NMOS晶体管N4与第五NMOS晶体管N5的宽长比之比为则第五NMOS晶体管N5的导通电阻为其中，W、L分别表示NMOS晶体管的沟道宽和长，K_r表示第四NMOS晶体管N4与第五NMOS晶体管N5的宽长比之比，μ_n表示NMOS晶体管的载流子迁移率，C_ox表示单位面积的晶体管栅电容，I_p3表示第三PMOS晶体管P3的工作电流；通过调节相关参数可以得到适当的电阻值。典型地，对于32.768kHz晶体振荡器，为了不影响电路起振特性，一般要求反馈电阻RF大于10MΩ，使用所述的晶体管电阻设计可以大大降低反馈电阻所占的面积，从而缩小整个驱动电路的面积。

当驱动电路稳定工作时，晶体振荡器的输入端XIN和输入端XOUT端将产生正弦振荡信号，但是振幅较小。在信号放大与整形单元240中，第九NMOS晶体管N9对晶体振荡器的输入端XIN信号放大，并且通过施密特触发器T整形得到最终的方波输出信号OSC-OUT，再通过设置计数器COUNTER输出晶体振荡器起振标志信号OSC-READY。

本实施例的技术方案，通过偏置电流产生单元给所述电阻单元和电流可配置放大器单元提供工作电流；通过电阻单元，给所述电流可配置放大器单元建立直流工作点；通过电流可配置放大器单元在直流工作点的控制下对工作电流进行放大，以驱动晶体振荡器起振，降低了驱动电路的功耗，通过采用电阻单元给所述电流可配置放大器单元建立直流工作点，缩小了驱动电路所占的面积，通过设置电流可配置放大器单元提高了驱动电路的适用范围。

注意，上述仅为本实用新型的较佳实施例及所运用技术原理。本领域技术人员会理解，本实用新型不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本实用新型的保护范围。因此，虽然通过以上实施例对本实用新型进行了较为详细的说明，但是本实用新型不仅仅限于以上实施例，在不脱离本实用新型构思的情况下，还可以包括更多其他等效实施例，而本实用新型的范围由所附的权利要求范围决定。