驱动电路及半导体模块的制作方法

本发明涉及一种驱动电路及半导体模块。

背景技术：

以往，作为驱动IGBT等开关元件的驱动电路，已知有具有保护开关元件的功能的电路(例如，参照专利文献1)。该电路在IGBT有过电流流过的情况下，通过限制施加到IGBT的栅极端子的电压来保护IGBT。作为相关的技术文献有下述文献。

现有技术文献

专利文献

专利文献1：日本特开2010-62860号公报

专利文献2：日本特开2010-62934号公报

专利文献3：日本特开2007-208831号公报

专利文献4：日本特开2003-158868号公报

技术实现要素：

技术问题

专利文献1所记载的驱动电路具有在检测到过电流时，限制施加到IGBT的电压的运算放大器。该驱动电路在IGBT有过电流流过的情况下将运算放大器从非动作状态切换为动作状态。由此，运算放大器能够在正常动作时不对IGBT的动作带来影响，而在检测到过电流时保护IGBT。可是，运算放大器在从非动作状态起到转变为动作状态为止会花费与运算放大器的时间常数对应的时间。即，以往的驱动电路在从检测到过电流起到开始保护IGBT为止产生延迟，因此，存在使保护动作快速化的余地。

技术方案

在本发明的第一形态中，提供一种根据输入信号来驱动开关元件的驱动电路。驱动电路可以具备连接于开关元件的控制端子，并根据输入信号来切换是将拉电流还是将灌电流提供给开关元件的控制端子的驱动部。驱动电路可以具备以预定的时间常数进行动作，并在检测到作为开关元件的集电极电流的过电流的情况下，将开关元件的控制端子处的控制电压限制为第一基准电压的第一限制部。驱动电路可以具备在检测到过电流的情况下，在由时间常数确定的第一限制部的动作开始时刻之前，使控制电压下降的第二限制部。

第一基准电压可以比开关元件的阈值电压大。第二限制部可以在检测到过电流的情况下，使控制电压下降到比第一基准电压大的第二基准电压。

第二限制部可以具有对是否将开关元件的控制端子连接到基准电位进行切换的限制晶体管。限制晶体管可以在检测到过电流的情况下，在第一限制部开始控制电压的限制之前，将开关元件的控制端子连接到基准电位。

第一限制部可以具有以时间常数进行动作，且输出端子与开关元件的控制端子连接，基于控制电压与第一基准电压之差来调整控制电压的运算放大器。第二限制部可以在检测到过电流的情况下，在运算放大器开始控制电压的限制之前控制限制晶体管，使开关元件的控制端子连接到基准电位。

第二限制部可以具有输出控制电压与第二基准电压的比较结果的控制电压比较器。第二限制部可以具有在检测到过电流，且控制电压大于第二基准电压的情况下，控制限制晶体管，使开关元件的控制端子连接到基准电位的控制电路。

第二限制部可以具有在从检测到过电流起到经过预定的时间为止的期间，控制限制晶体管使开关元件的控制端子连接到基准电位的控制电路。

驱动部可以具有从开关元件的控制端子引出灌电流的灌入侧晶体管。

限制晶体管的电流引出能力可以比灌入侧晶体管的电流引出能力小。

第二限制部可以在检测到过电流的情况下，减小第一限制部的时间常数直到控制电压成为第二基准电压。第一限制部可以具有以时间常数进行动作，且输出端子与开关元件的控制端子连接，基于控制电压与第一基准电压之差来调整控制电压的运算放大器。第二限制部可以具有输出控制电压与第二基准电压的比较结果的控制电压比较器。第二限制部可以具有在检测到过电流，且控制电压大于第二基准电压的情况下，减小运算放大器的时间常数的控制电路。

第一限制部可以具有以时间常数进行动作，且输出端子与开关元件的控制端子连接，基于控制电压与第一基准电压之差来调整控制电压的运算放大器。第二限制部可以具有在从检测到过电流起到经过预定的时间为止的期间，减小运算放大器的时间常数的控制电路。

运算放大器可以具有根据控制电压与第一基准电压之差来进行动作的差分电路。运算放大器可以具有设置于差分电路的输出端与运算放大器的输出端之间的时间常数电路。运算放大器可以具有对是否将时间常数电路的两端短路进行切换的短路切换部。控制电路可以在检测到过电流，且控制电压大于第二基准电压的情况下，使短路切换部将时间常数电路的两端短路。

运算放大器可以在检测到过电流的情况下从非动作状态转变为动作状态。驱动部可以具有向开关元件的控制端子提供拉电流的拉出侧晶体管。驱动电路还可以具备在检测到过电流的情况下，将拉出侧晶体管控制为断开状态的电路。

在本发明的第二形态中，提供一种具备第一形态的驱动电路和包括开关元件的半导体电路的半导体模块。

应予说明，上述的发明的内容并未列举本发明的全部特征。此外，这些特征组的重新组合也可构成发明。

附图说明

图1是示出本发明的一个实施方式的系统300的概要的图。

图2是将第一实施例的驱动电路100与半导体电路220一同示出的电路图。

图3是示出检测到过电流时的驱动电路100的动作例的时序图。

图4是示出运算放大器122的一例的电路图。

图5是示出控制电压比较器140的一例的电路图。

图6是将第一实施例的驱动电路100的变形例与半导体电路220一同示出的电路图。

图7是示出时间控制部190的一例的电路图。

图8是示出第二实施例的驱动电路100的电路图。

图9是示出运算放大器122的一例的电路图。

图10是示出检测到过电流时的驱动电路100的动作例的时序图。

图11是将第二实施例的驱动电路100的变形例与半导体电路220一同示出的电路图。

符号说明

100：驱动电路 102：OR电路

104：直流电源 110：驱动部

112：拉出侧晶体管 114：灌入侧晶体管

120：第一限制部 122：运算放大器

124、126：电阻 128：第一基准电源

130：第二限制部 132：限制晶体管

134、136：电阻 138：AND电路

140：控制电压比较器 142：第二基准电源

144：AND电路 150：过电流检测部

152：电流用比较器 154：阈值用电源

156、158：电阻 160：差分电路

161、162、163、164、165：晶体管

166：状态控制晶体管 167：反相器

168：时间常数电路 169：电阻

170：电容器 171：晶体管

172：输出晶体管 173：短路切换部

174：切换晶体管 175：电阻

181、182、183、184、185、186：晶体管

187：输出晶体管 188：差分电路

190：时间控制部 191：电阻

192：电容器 193：反相器

194：逻辑与电路 200：半导体模块

210：系统控制部 220：半导体电路

222：开关桥臂 224、226：开关元件

228：电流检测用元件 300：系统

具体实施方式

以下，通过发明的实施方式来说明本发明，但以下的实施方式并不限定权利要求所涉及的发明。此外，在实施方式中所说明的特征的全部组合未必是发明的技术方案所必需的。

图1是示出本发明的一个实施方式的系统300的概要的图。系统300使用IGBT等开关元件来输出预定的信号。本例的系统300输出驱动三相交流电机等负载的三相交流信号(tu、tv、tw)。系统300具备系统控制部210和半导体模块200。

系统控制部210输出控制半导体模块200的控制信号。本例的系统控制部210生成使半导体模块200输出三相交流信号的控制信号。系统控制部210具有CPU等运算装置。

半导体模块200具备一个以上的驱动电路100和半导体电路220。半导体电路220根据来自驱动电路100的驱动信号进行动作，而输出预定的信号(在本例中为三相交流信号tu、tv、tw)。半导体电路220具有一个以上的开关元件。本例的半导体电路220为具有第一开关桥臂222-1～第三开关桥臂222-3的逆变器电路。将第一开关桥臂222-1～第三开关桥臂222-3统一记为开关桥臂222。各个开关桥臂222具有两个开关元件。此外，本例的半导体电路220还具有针对每个开关桥臂222设置的电流检测用元件228。

第一开关桥臂222-1～第三开关桥臂222-3并列地设置在正极线P和负极线N之间。在正极线P和负极线N之间施加预定的直流电压。作为一例，负极线N接地。各个开关桥臂222具有在正极线P和负极线N之间串联连接的上侧的开关元件224和下侧的开关元件226。

本例的半导体电路220输出与正极线P和负极线N之间的电压对应的高电压的输出信号。作为一例，正极线P和负极线N之间的电压为数百V～数千V的程度。

在各个开关桥臂222中，上侧的开关元件224和下侧的开关元件226的连接点的电压作为输出信号而被输出。各个开关元件为例如IGBT等高耐压晶体管。

驱动电路100根据从系统控制部210输入的输入信号来驱动包括在半导体模块200中的开关元件。本例的驱动电路100针对包括在开关桥臂222中的每个开关元件进行设置。各个驱动电路100分别形成于不同的IC中。此外，也可以是多个驱动电路100形成于一个IC中。各个驱动电路100控制对应的开关元件而生成三相交流信号tu、tv、tw。

在图1的例子中，设置三个具有两个开关元件的开关桥臂，因此开关元件为六个。因此，设置六个驱动电路100。各个驱动电路100向对应的开关元件的控制端子(在本例中为IGBT的栅极端子)施加控制电压(在本例中为栅极电压)。各个驱动电路100以使包括在同一开关桥臂222中的上侧的开关元件224和下侧的开关元件226不同时导通的方式控制各个开关元件。

例如，在下侧的开关元件226处于导通状态的期间，上侧的开关元件224被控制为断开状态。但是，如果由于某种原因使上侧的开关元件224的集电极与发射极之间成为短路状态(所谓的桥臂短路状态)，则在下侧的开关元件226的集电极与发射极之间直接施加正极线P和负极线N之间的高电压。由此使得在开关桥臂222流通过大的电流。

各个电流检测用元件228引入在对应的开关桥臂222流通的电流的一部分。电流检测用元件228为例如IGBT等功率半导体。各个电流检测用元件228与对应的开关桥臂222的下侧的开关元件226并列地设置。驱动下侧的开关元件226的驱动电路100将电流检测用元件228与下侧的开关元件226同步地控制。

应予说明，电流检测用元件228的元件尺寸与下侧的开关元件226的元件尺寸相比足够小。因此，在电流检测用元件228流通的电流与在下侧的开关元件226流通的电流相比也足够小。例如，电流检测用元件228的元件尺寸为下侧的开关元件226的元件尺寸的一万分之一左右，在电流检测用元件228流通的电流为在下侧的开关元件226流通的电流的一万分之一左右。元件尺寸是指元件的面积。

由此，电流检测用元件228能够引入与在下侧的开关元件226流通的电流成比例的电流。此外，电流检测用元件228所引入的电流与在下侧的开关元件226流通的电流相比非常小，因此几乎对在下侧的开关元件226流通的电流没有影响。电流检测用元件228所引入的电流可以为在对应的开关元件226流通的电流的1/100以下、1/1000以下、1/10000以下。

驱动下侧的开关元件226的驱动电路100基于对应的电流检测用元件228所引入的电流来检测是否在对应的开关元件226流通有过电流。驱动电路100在检测到在对应的开关元件226流通有过电流的情况下，对施加到对应的开关元件226的控制端子的控制电压进行限制。由此，驱动电路100能够限制在对应的开关元件226流通的电流，来保护开关元件226。

图2是将第一实施例的驱动电路100与半导体电路220一同示出的电路图。在图2中示出驱动下侧的开关元件226的驱动电路100。驱动电路100在IN端子接收来自图1所示的系统控制部210的输入信号。驱动电路100根据输入信号来驱动开关元件226。

本例的驱动电路100在未检测到过电流的正常状态下，在输入信号为L电平(低电平)的情况下将开关元件226控制为导通状态。此外，在正常状态下，驱动电路100在输入信号为H电平(高电平)的情况下将开关元件226控制为断开状态。输入信号的H电平的电压值与后述的VCC端子的电压相等。输入信号的L电平的电压值与后述的基准电位PGND相等。

本例的驱动电路100具有驱动部110、第一限制部120、第二限制部130、过电流检测部150和OR电路102。首先，说明驱动电路100的概要。驱动部110根据输入信号而进行动作，并输出控制开关元件226的控制电压OUT。过电流检测部150监测是否在开关元件226流通有过电流。

第一限制部120在过电流检测部150中检测到过电流的情况下，将施加到开关元件226的控制端子的控制电压OUT限制在第一基准电压。第一基准电压比在未检测到过电流的正常状态下，为将开关元件226控制为导通状态而施加的控制电压OUT小。但是，优选地，第一基准电压比用于使开关元件226动作的栅极电压的阈值电压(以下，仅记载为“开关元件226的阈值电压”)大。

例如，工业用的IGBT存在即使在产生了过电流的情况下也不希望将电流突然切断的情况。本例的第一限制部120在过电流被检测到的情况下，将开关元件226维持在导通状态，并且限制在开关元件226流通的电流。

此外，优选地，第一基准电压比电流检测用元件228的阈值电压大。如果第一基准电压过低，则电流变得难以在电流检测用元件228流通，使得过电流状态的检测精度劣化。

应予说明，第一限制部120由于其内部存在的放大器具有相位补偿电路等，所以以预定的时间常数，即预定的时间延迟来进行动作。此外，可以以使控制电压OUT的过冲和下冲在预定的范围内的方式确定第一限制部120的时间常数。优选地，控制电压OUT的该范围为开关元件226不被破坏的范围。

由此，第一限制部120能够适当地控制施加到开关元件226的控制端子的控制电压OUT。但是，第一限制部120从过电流检测部150检测到过电流起到开始限制控制电压OUT为止具有由上述的时间常数确定的延迟。

在过电流检测部150中检测到过电流的情况下，第二限制部130在第一限制部120的电压限制的动作开始时刻之前使控制电压OUT下降。第二限制部130使控制电压OUT下降直到控制电压OUT等满足预定的条件为止。优选地，第二限制部130在第一限制部120开始了控制电压OUT的限制之后，结束控制电压OUT的限制动作。通过这样的构成，能够在检测到过电流的情况下，快速且适当地限制开关元件226的控制电压OUT。

接下来，说明驱动电路100的详细的电路示例。驱动电路100的VCC端子与预定的直流电源104连接。直流电源104生成使驱动部110能够驱动开关元件226的程度的直流电压。本例的直流电源104生成15V的直流电压而将其施加到VCC端子。

OUT端子将驱动部110所输出的电压和电流施加到开关元件226的连接端子和电流检测用元件228的连接端子。在本例中开关元件226和电流检测用元件228为IGBT，OUT端子与IGBT的栅极端子连接。

PGND端子与半导体电路220的负极线N连接。OC端子接收电流检测用元件228所引入的电流，并将其输入到过电流检测部150。GND端子与接地电位连接。

OR电路102将输入信号与过电流检测部150所输出的检测信号S的逻辑或输出。本例的检测信号S在开关元件226流通有过电流的情况下，表示H电平，在未检测到过电流的正常状态下表示L电平。

驱动部110经由OUT端子而与开关元件226的控制端子连接。在正常动作时，驱动部110根据输入到IN端子的输入信号来切换向开关元件226的控制端子提供拉电流或灌电流。拉电流是指从驱动部110向开关元件226的控制端子提供正电荷的电流，灌电流是指从开关元件226的控制端子向驱动部110引出正电荷的电流。

通过这样的动作，驱动部110控制开关元件226的控制端子的电压。应予说明，驱动部110将电流检测用元件228的控制端子的电压控制为与开关元件226相同的电压。由此，电流检测用元件228与开关元件226同步动作。

本例的驱动部110具有拉出侧晶体管112和灌入侧晶体管114。对于拉出侧晶体管112，其源极与VCC端子连接，其漏极与灌入侧晶体管114的漏极连接。灌入侧晶体管114的源极与基准电位PGND连接。拉出侧晶体管112和灌入侧晶体管114的连接点经由OUT端子而与开关元件226的控制端子连接。

在本例中，拉出侧晶体管112为P沟道晶体管，灌入侧晶体管114为N沟道晶体管。拉出侧晶体管112的栅极端子与OR电路102的输出端子连接。灌入侧晶体管114的栅极端子与IN端子连接。

在正常状态下，在输入信号为L电平的情况下，拉出侧晶体管112成为导通状态，灌入侧晶体管114成为断开状态。由此，VCC端子经由拉出侧晶体管112而连接到开关元件226的控制端子。在此情况下，使预定的直流电压和拉电流从直流电源104施加到开关元件226的控制端子。

在输入信号为H电平的情况下，拉出侧晶体管112成为断开状态，灌入侧晶体管114成为导通状态。由此，PGND电位经由灌入侧晶体管114连接到开关元件226的控制端子。在此情况下，灌入侧晶体管114从开关元件226的控制端子引入灌电流。

过电流检测部150检测是否流通有作为开关元件226的集电极电流的过电流。本例的过电流检测部150检测经由电流检测用元件228引入到OC端子的电流是否超过预定的阈值。

本例的过电流检测部150具有电阻156、电阻158、阈值用电源154和电流用比较器152。电阻156和电阻158串联连接在OC端子和GND端子之间。电阻156和电阻158的连接点的电压由引入到OC端子的电流与电阻158的电阻值来确定。

电流用比较器152将电阻156和电阻158的连接点的电压与阈值用电源154所生成的电压进行比较。即，过电流检测部150将与流通于开关元件226的电流成比例的电流转换成电压来与阈值用电源154的基准电压进行比较。电流用比较器152在电阻156和电阻158的连接点的电压大于该基准电压的情况下输出表示H电平的检测信号S，并在电阻156和电阻158的连接点的电压为该基准电压以下的情况下输出表示L电平的检测信号S。阈值用电源154所生成的电压根据作为过电流而应检测出的电流值来确定。

如果过电流检测部150输出H电平的检测信号S，则无论输入信号的逻辑值如何，OR电路102的输出都为H电平。因此，拉出侧晶体管112被控制为断开状态，开关元件226的控制端子与VCC端子被切断。应予说明，在检测到过电流的情况下，开关元件226被控制为导通状态。因此，考虑到灌入侧晶体管114处于断开状态。这里，驱动电路100还可以具有在检测到过电流的情况下将灌入侧晶体管114强制控制为断开状态的电路。

此外，第一限制部120和第二限制部130也根据检测信号S进行动作。第一限制部120在接收到H电平的检测信号S的情况下，将施加到开关元件226的控制端子的控制电压OUT限制为第一基准电压。本例的第一限制部120具有运算放大器122、分压用的电阻124、分压用的电阻126、以及第一基准电源128。电阻124的一端与电阻126的一端连接。电阻124的另一端与OUT端子连接。电阻126的另一端与PGND连接。电阻124与电阻126的连接点与运算放大器122的反相输入端子连接。第一基准电源128的正极侧端子与运算放大器122的非反相输入端子连接，第一基准电源128的负极侧端子与PGND连接。运算放大器122的输出与OUT端子连接。在图2中，在运算放大器122的下侧以箭头输入的信号为控制运算放大器122的动作状态、非动作状态的信号。

运算放大器122输出基于正施加于开关元件226的控制端子的控制电压OUT与第一基准电压之差的电压。本例的运算放大器122将由电阻124和电阻126分压而得到的控制电压OUT与第一基准电源128所生成的电压进行比较。第一基准电源128所生成的电压基于电阻124和电阻126的电阻比和应与控制电压OUT进行比较的第一基准电压来设定。应予说明，电阻124和电阻126的合成电阻值在流通于电阻124和电阻126的电流对开关元件226的动作不带来影响的范围内足够大。

运算放大器122的输出端子经由OUT端子而与开关元件226的控制端子连接。由此，运算放大器122以使开关元件226的控制电压OUT变得与第一基准电压相等的方式进行动作。应予说明，运算放大器122根据预定的时间常数，即以预定的时间延迟进行动作。

此外，运算放大器122在未检测到过电流的状态下不动作。运算放大器122在接收到H电平的检测信号S时，从非动作状态转变为动作状态。如上所述，运算放大器122在从接收到H电平的检测信号S起到开始输出基于控制电压OUT与第一基准电压之差的电压为止，具有与其内部的时间常数对应的延迟。

第二限制部130在接收到H电平的检测信号S的情况下，在第一限制部120的动作开始时刻之前使开关元件226的控制电压OUT开始下降。本例的第二限制部130具有：限制晶体管132、分压用的电阻134、分压用的电阻136、控制电压比较器140、第二基准电源142和AND电路138。电阻134的一端与电阻136的一端连接，电阻134的另一端与OUT端子连接，电阻136的另一端与PGND连接。电阻134和电阻136的连接点与控制电压比较器140的非反相输入端子连接。第二基准电源142的正侧电极与控制电压比较器140的反相输入端子连接，其负侧电极与PGND连接。控制电压比较器140的输出端子与AND电路138的一个输入端子连接。在AND电路138的另一个输入端子输入有检测信号S。AND电路138的输出端子与限制晶体管132的栅极端子连接。限制晶体管132的漏极端子与OUT端子连接，其源极端子与PGND连接。AND电路138为控制限制晶体管132的控制电路的一例。

限制晶体管132切换是否将开关元件226的控制端子与基准电位PGND连接。在检测到过电流的情况下，第二限制部130在运算放大器122开始控制电压OUT的限制之前，控制限制晶体管132而将开关元件226的控制端子与基准电位PGND连接。

应予说明，限制晶体管132为栅极电容等足够小，能够快速动作的MOS晶体管。限制晶体管132的电流引出能力比灌入侧晶体管114小。电流引出能力是指每单位时间能够流通的电流的最大值。此外，限制晶体管132的尺寸比灌入侧晶体管114小。

作为一例，限制晶体管132的电流引出能力和尺寸可以为灌入侧晶体管114的电流引出能力和尺寸的1/10以下，可以为1/100以下，也可以为1/1000以下。驱动电路100通过OR电路102在检测到过电流时将拉出侧晶体管112强制控制为断开状态。

由于在检测到过电流时拉电流不经由拉出侧晶体管112流通，所以即使限制晶体管132的电流引入能力比较低，也能够从开关元件226的控制端子充分引出电荷。此外，限制晶体管132能够比灌入侧晶体管114更快速地切换导通断开状态。通过将能够快速动作的限制晶体管132与灌入侧晶体管114分别设置，能够维持驱动部110的驱动能力，并且在检测到过电流时快速地使控制电压OUT下降。

AND电路138基于检测信号S来控制限制晶体管132。本例的AND电路138在控制电压OUT等满足预定的条件，且检测信号S表示H电平的情况下，将限制晶体管132控制为导通状态。本例的AND电路138在控制电压OUT大于第二基准电压，且检测信号S表示H电平的情况下，将限制晶体管132控制为导通状态。

第二基准电压比第一基准电压大。由此，能够防止在第一限制部120开始限制动作之后，第二限制部130使控制电压OUT下降。此外，如上所述第一基准电压比开关元件226的阈值电压大。

第一基准电压可以比开关元件226的阈值电压大1V以上、大2V以上、大4V以上。此外，第二基准电压可以比第一基准电压大1V以上、大2V以上、大4V以上。在一个实施例中，施加到VCC端子的电压为15V，第二基准电压为12V，第一基准电压为11V，开关元件226的阈值电压为7～10V的程度。

本例的第二限制部130在检测到过电流的情况下，使控制电压OUT下降到比第一基准电压大的第二基准电压。控制电压比较器140输出正施加于开关元件226的控制电压OUT与第二基准电压的比较结果。本例的控制电压比较器140将由电阻134和电阻136分压而得到的控制电压OUT与第二基准电源142所生成的电压进行比较。此外，本例的控制电压比较器140在控制电压OUT比第二基准电压大的情况下输出H电平，在控制电压OUT为第二基准电压以下的情况下输出L电平。

第二基准电源142所生成的电压基于电阻134和电阻136的电阻比和应与控制电压OUT进行比较的第二基准电压来设定。应予说明，电阻124和电阻126的合成电阻在流通于电阻134和电阻136的电流对开关元件226的动作不带来影响的范围内足够大。电阻124和电阻126的电阻比与电阻134和电阻136的电阻比可以相同。

AND电路138输出控制电压比较器140的输出与检测信号S的逻辑与。由此，AND电路138在检测到过电流，且控制电压OUT比第二基准电压大的情况下，控制限制晶体管132而将开关元件226的控制端子与基准电位PGND连接。通过这样的构成，驱动电路100能够快速且在不产生振荡等的情况下适当地限制开关元件226的控制电压OUT。

应予说明，在图2中，示出了驱动下侧的开关元件226的驱动电路100的构成，但驱动上侧的开关元件224的驱动电路100也可以具有相同的构成。

图3是示出检测到过电流时的驱动电路100的动作例的时序图。在图3中，将驱动电路100具有第二限制部130的情况和不具有第二限制部130的情况的动作进行比较。在图3中横轴表示时间t，纵轴表示电压值。在输入到IN端子的信号转变为L电平时，OUT端子的电压(即，开关元件226的控制电压)上升到VCC端子的电压。本例的VCC端子的电压为15V。

如果在此状态下检测到过电流并输出H电平的检测信号S，则第一限制部120转变为动作状态。如上所述，第一限制部120在直到电压限制的动作开始为止具有Td的延迟。因此，在第一限制部120不具有第二限制部130的情况下，开关元件226的控制电压OUT从检测到过电流起到经过延迟时间Td为止维持VCC的电平。

如果经过延迟时间Td，则第一限制部120开始动作，开关元件226的控制电压OUT被控制为第一基准电压V1。应予说明，第一限制部120的动作开始是指运算放大器122开始输出与利用电阻124和电阻126将控制电压OUT分压而得到的电压与第一基准电压之差对应的电压。

另一方面，在具有第二限制部130的情况下，第二限制部130在第一限制部120之前使控制电压OUT下降。具体说来，第二限制部130将限制晶体管132控制为导通状态使OUT端子与基准电压PGND连接，直到控制电压OUT为第二基准电压以下。

限制晶体管132从断开状态转变为导通状态所需要的时间与第一限制部120中的动作延迟Td相比足够小。因此，开关元件226的控制电压OUT在比不具有第二限制部130的情况早的时刻开始下降。此外，第二限制部130使控制电压下降的情况下的每单位时间的控制电压的变化量可以比第一限制部120使控制电压下降的情况下的每单位时间的控制电压的变化量大。

第二限制部130在控制电压OUT成为第二基准电压V2以下时，将限制晶体管132控制为断开状态。第二基准电压V2可以以使控制电压OUT成为第二基准电压V2以下的时刻与第一限制部120开始动作的时刻大致相同的方式来设定。此外，第二基准电压V2也可以以使控制电压OUT在第一限制部120开始动作之前就成为第二基准电压V2以下的方式来设定。在此情况下，第二限制部130将控制电压OUT控制在第二基准电压V2左右的电压，直到第一限制部120开始动作为止。

然后，在从检测到过电流起经过延迟时间Td时，第一限制部120开始动作。如上所述，第一限制部120以使控制电压OUT成为第一基准电压V1的方式进行控制。如上所述，第一基准电压V1比第二基准电压V2小。

在第一限制部120开始动作之后，以使第二限制部130的限制晶体管132不成为导通状态的方式来设定第一基准电压V1与第二基准电压V2之差。但是，优选地，尽可能使第二基准电压V2小，以通过第二限制部130能够使控制电压OUT足够小。

即，第一基准电压V1设定为能够使开关元件226维持在导通状态，且能够充分限制其集电极电流的电压。此外，优选地，第二基准电压V2比第一基准电压V1大，且以不使第一限制部120和第二限制部130同时动作为条件设定为尽可能小的电压。但是，即使将第二基准电压V2设定得较高，且限制晶体管132在第一限制部120开始动作之前处于断开状态，但只要限制晶体管132被断开之后到第一限制部120开始动作为止的时间与延迟Td相比足够小就没有问题。

图4是示出运算放大器122的一例的电路图。本例的运算放大器122具有：差分电路160、时间常数电路168、状态控制晶体管166、反相器167、晶体管171和输出晶体管172。

差分电路160输出与从+端子输入的第一基准电压和从-端子输入的控制电压之差对应的电压。本例的差分电路160具有MOS晶体管161、162、163、164和165。

晶体管161设置于VCC电位与GND电位之间，并作为使与输入到栅极端子的电压VB1对应的电流流动的电流源而发挥功能。晶体管161规定在差分电路160的差分对流通的电流。

晶体管162设置于晶体管161与GND电位之间，在栅极端子施加有第一基准电压(在图2的例子中为第一基准电源128的电压)。晶体管163设置于晶体管161与GND电位之间，在栅极端子施加有控制电压(在图2的例子中为由电阻124和电阻126分压而得到的控制电压)。晶体管162和晶体管163作为差分电路160的差分对而进行动作。

晶体管164设置于晶体管162与GND电位之间。晶体管165设置于晶体管163与GND电位之间。晶体管164和晶体管165的栅极端子相互连接，且连接于晶体管165的漏极端子。晶体管162和晶体管164的连接点处的电压成为差分电路160的输出电压。

晶体管171设置于VCC电位与GND电位之间，并作为使与输入到栅极端子的电压VB2对应的电流流动的电流源而发挥功能。输出晶体管172设置于晶体管171与GND电位之间，在栅极端子施加有差分电路160的输出电压。晶体管171与输出晶体管172的连接点处的电压成为运算放大器122的输出电压。

晶体管171和输出晶体管172作为共源极放大电路而发挥功能。即，输出晶体管172将施加到栅极端子的电压以预定的放大系数放大并输出。

时间常数电路168设置于差分电路160的输出端与运算放大器122的输出端之间。本例的时间常数电路168连接在输出晶体管172的栅极端子与漏极端子之间。时间常数电路168例如为具有串联连接的电阻169和电容器170的RC电路。时间常数电路168也可以不具有电阻169。时间常数电路168例如以使控制电压不产生振荡的方式调整运算放大器122的频率特性。时间常数电路168可以减小运算放大器122的频率特性中的高频带的增益。

状态控制晶体管166在检测信号S为L电平的情况(即，未检测到过电流的情况)下，将输出晶体管172的栅极端子与GND电位连接。由此，设置在运算放大器122的输出级的共源极放大器的输入成为GND电位，因此，运算放大器122成为非动作状态。此外，状态控制晶体管166在检测信号S为H电平的情况(即，检测到过电流的情况)下，将输出晶体管172的栅极端子与GND电位断开。

由此，在输出晶体管172的栅极端子输入差分电路160的输出信号。即，运算放大器122成为动作状态。但是，由于时间常数电路168，产生延迟Td直到运算放大器122开始电压限制为止。延迟Td实质上与运算放大器122的时间常数相等。在本例中Td＝RC[sec]。

应予说明，反相器167使检测信号S的逻辑值反转，而施加到状态控制晶体管166的栅极端子。本例的状态控制晶体管166为N沟道MOS晶体管。由此，状态控制晶体管166进行上述那样的动作。

图5是示出控制电压比较器140的一例的电路图。本例的控制电压比较器140具有差分电路188、晶体管186和输出晶体管187。差分电路188具有与图4所示的差分电路160相同的构成。但是，差分电路188输出与从+端子输入的控制电压和从-端子输入的第二基准电压之差对应的电压。

本例的差分电路188具有MOS晶体管181、182、183、184和185。MOS晶体管181～MOS晶体管185的构成与图4所示的MOS晶体管161～MOS晶体管165的构成相同。差分电路188根据控制电压是否大于第二基准电压来切换是使输出晶体管187导通还是断开。

晶体管186设置于VCC电位与GND电位之间，并作为使与输入到栅极端子的电压VB2对应的电流流动的电流源而发挥功能。输出晶体管187设置于晶体管186与GND电位之间，在栅极端子施加有差分电路188的输出电压。

晶体管186与输出晶体管187的连接点处的电压成为控制电压比较器140的输出电压。控制电压比较器140在控制电压比第二基准电压大的情况下，输出H电平的电压，在控制电压为第二基准电压以下的情况下，输出L电平的电压。

如图5所示，控制电压比较器140不具有时间常数电路168。因此，控制电压比较器140能够在运算放大器122开始电压限制之前，输出控制电压与第二基准电压的比较结果。此外，在AND电路138中的输入逻辑转变的情况下，直到AND电路138的输出转变为止的延迟时间与第一限制部120中的延迟时间Td相比也足够小。因此，能够快速控制限制晶体管132。

图6是将第一实施例的驱动电路100的变形例与半导体电路220一同示出的电路图。本例的驱动电路100相对于图2所示的驱动电路100，不同之处在于第二限制部130的构成。其他构成与图2所示的驱动电路100相同。

本例的第二限制部130具有限制晶体管132、AND电路138和时间控制部190。限制晶体管132和AND电路138与图2所示的限制晶体管132和AND电路138相同。但是，本例的AND电路138输出时间控制部190的输出与检测信号S的逻辑与。

时间控制部190在从检测信号S转变为H电平起到经过预定的维持时间为止的期间，输出将限制晶体管132控制为导通状态的信号。本例的时间控制部190在从检测信号S转变为H电平起到经过该维持时间为止的期间，输出表示H电平的信号。该维持时间可以与控制电压成为第二基准电压所需要的时间大致相同。此外，该维持时间可以设定为与第一限制部120中的延迟时间Td大致相同。

图7是示出时间控制部190的一例的电路图。本例的时间控制部190具有电阻191、电容器192、反相器193和逻辑与电路194。逻辑与电路194输出电流用比较器152所输出的检测信号S与反相器193的输出的逻辑与。

在反相器193的输入处输入有从检测信号S转变为H电平起经过预定的维持时间之后转变为H电平的信号。在本例中，在反相器193的输入端子与电流用比较器152之间设置有电阻191。此外，在反相器193的输入端子与接地电位之间设置有电容器192。电阻191和电容器192去除检测信号S的高频成分而将其输入到反相器193。

即，电阻191和电容器192使检测信号S的上升迟缓而输入到逻辑与电路194。如果使检测信号S的上升迟缓，则检测信号S的电平超过阈值而转变为H电平的时刻延迟。因此，反相器193被输入有使检测信号S延迟预定的时间的信号。电阻191和电容器192的特性值设定为使该预定的延迟时间与第一限制部120的延迟时间Td大致相同。

反相器193使输入的信号反转而将其输出。因此，逻辑与电路194输出从检测信号S转变为H电平起仅预定的维持时间表示H电平的信号。应予说明，逻辑与电路194与AND电路138可以通用。即，可以省略逻辑与电路194，将反相器193的输出与电流用比较器152的输出连接到AND电路138的输入。

通过图6和图7所示的构成，也能够在检测到过电流的情况下通过第二限制部130使控制电压快速下降。此外，通过第一限制部120能够在不产生振荡等的情况下将控制电压控制在第一基准电压。

图8是示出第二实施例的驱动电路100的电路图。第二实施例的驱动电路100相对于第一实施例的驱动电路100，不同之处在于第一限制部120和第二限制部130的构成。其他构成与第一实施例的驱动电路100相同。

本例中的第二限制部130在检测到过电流的情况下，减小第一限制部120的时间常数直到控制电压成为第二基准电压为止。在本例中，第二限制部130在检测到过电流的情况下，减小运算放大器122的时间常数直到控制电压成为第二基准电压为止。

本例中的第二限制部130不具有限制晶体管132。此外，具有AND电路144来代替AND电路138。其他构成与第一实施例中的第二限制部130的构成相同。

AND电路144基于检测信号S和控制电压比较器140的输出的逻辑与P来控制运算放大器122的时间常数。具体说来，AND电路144在检测信号S表示H电平，且控制电压大于第二基准电压的情况下，与未检测到过电流的正常动作时相比减小运算放大器122的时间常数。AND电路144为减小运算放大器122的时间常数的控制电路的一例。

通过这样的构成，第二限制部130在检测到过电流的情况下，能够在第一限制部120的正常的动作开始时刻之前，使控制电压下降。第一限制部120的正常的动作开始时刻是指未被第二限制部130控制的状态下的与第一限制部120的时间常数对应的动作开始时刻。例如，第一限制部120的正常的动作开始时刻是指如图3所示从检测到过电流起经过了延迟Td的时刻。

图9是示出运算放大器122的一例的电路图。本例的运算放大器122除了图4所示的运算放大器122的构成之外，还具备短路切换部173。其他构成与图4所示的运算放大器122相同。

运算放大器122根据设置于差分电路160的输出端与运算放大器122的输出端之间的时间常数电路168的时间常数来动作。运算放大器122根据动作结果来调整控制电压。短路切换部173对是否利用时间常数比时间常数电路168的时间常数小的路径来将时间常数电路168的两端短路进行切换。即，短路切换部173对是否将调整运算放大器122的相位的时间常数电路168进行无效而使运算放大器122作为时间常数小的比较器发挥功能进行切换。

本例的短路切换部173具有切换晶体管174和电阻175。电阻175表示将时间常数电路168的两端短路的路径中的电阻。切换晶体管174对在电阻175的路径中是否将时间常数电路168的两端短路进行切换。

本例的切换晶体管174为N沟道MOS晶体管。切换晶体管174的栅极端子被施加有图8所示的AND电路144所输出的电压。即，在AND电路144输出H电平的情况下，切换晶体管174被控制为导通状态。在此情况下，时间常数电路168的两端被时间常数比时间常数电路168的时间常数小的路径所短路。因此，运算放大器122的时间常数变小。

应予说明，上述的第一限制部120的正常的动作开始时刻是指假设将切换晶体管174维持在断开状态的情况下的第一限制部120的动作开始时刻。即，指根据与时间常数电路168的时间常数对应的延迟Td的动作开始时刻。

AND电路144在检测到过电流，且控制电压大于第二基准电压的情况下，使短路切换部173将时间常数电路168的两端短路。因此，AND电路144在控制电压为第二基准电压以下的情况下，将短路切换部173的切换晶体管174控制为断开状态。由此，运算放大器122根据时间常数电路168的时间常数来动作。

即，在检测到过电流的情况下，在控制电压大于第二基准电压时，第二限制部130将运算放大器122的时间常数设定得比正常状态小。由此，运算放大器122能够快速动作。因此，不等待图3所示的延迟时间Td的经过，控制电压开始下降。

并且，在控制电压为第二基准电压以下时，第二限制部130使运算放大器122的时间常数恢复到正常状态。由此，驱动电路100能够不产生振荡等而精度良好地控制控制电压。

图10是示出第二实施例的驱动电路100的检测到过电流时的动作例的时序图。在图10中，也对驱动电路100具有第二限制部130的情况和不具有第二限制部130的情况的动作进行比较。在图10中横轴表示时间t，纵轴表示电压值。

输入到IN端子的信号、从OUT端子输出的控制电压OUT以及检测信号S的波形与图3所示的例子相同。在图10中，除了这些信号之外，还示出AND电路144所输出的P信号的波形。

AND电路144从检测信号S转变为H电平起到控制电压OUT成为第二基准电压V2以下为止，输出表示H电平的P信号。在P信号表示H电平的期间，运算放大器122的时间常数变小，因此控制电压OUT不等待延迟时间Td的经过而快速下降。在控制电压OUT成为第二基准电压V2以下时，AND电路144输出L电平的P信号。由此，运算放大器122的时间常数恢复到正常状态。因此，控制电压OUT缓慢地收敛于第一基准电压V1。

图11是将第二实施例的驱动电路100的变形例与半导体电路220一同示出的电路图。本例的驱动电路100相对于图10所示的驱动电路100，不同之处在于第二限制部130的构成。其他构成与图10所示的驱动电路100相同。本例的第二限制部130与图6和图7所示的第二限制部130相同。

即，本例的第二限制部130在从检测信号S转变为H电平起到经过预定的维持时间为止的期间，将运算放大器122的时间常数设定得比正常状态小。第二限制部130控制运算放大器122的短路切换部173。通过这样的构成，也能够在检测到过电流时使控制电压快速下降，并且不产生振荡等而精度良好地控制控制电压。

以上，利用实施方式对本发明进行了说明，但是本发明的技术范围并不限于上述实施方式所记载的范围。对本领域技术人员来说是显而易见的是，可以对上述实施方式进行各种变更或改进。根据权利要求书的记载，进行了那样的变更或改进的方式显然也可以包括在本发明的技术范围内。

应注意，权利要求书、说明书及附图中示出的装置、系统、程序及方法中的动作、过程、步骤和阶段等各处理的执行顺序只要未特别明示“早于”、“预先”等，另外，未在后续处理中使用之前的处理结果，就可以以任意顺序来实现。关于权利要求书、说明书及附图中的动作流程，即使为方便起见使用“首先”、“接下来”等进行说明，也并不意味着必须以这一顺序来实施。