技术总结
一种具有双或多功率域的三维集成电路能够在给定时钟速率下有较少能耗操作，这导致增强型功率‑性能‑面积PPA包封。顺序逻辑在确定系统输送量的系统时钟下操作，而组合逻辑在不同功率域中操作以控制包含动态和静态功率的总系统功率。所述顺序逻辑和时钟网络可实施于三维集成电路的供应有相对高供电电压的一个层中，而所述组合逻辑可实施于所述三维集成电路的供应有相对低供电电压的另一层中。可实施另外管线重新组织以充分利用所述系统能耗和性能到最优点。
技术研发人员：谢婧;杜杨
受保护的技术使用者：高通股份有限公司
文档号码：201680012824
技术研发日：2016.02.09
技术公布日：2018.01.09