用于高隔离开关的设备和方法与流程

相关申请案的交叉参考

本发明要求2015年6月3日递交的发明名称为“用于高隔离开关的设备和方法(deviceandmethodforahighisolationswitch)”的第14/730,018号美国非临时申请案的在先申请优先权，该在先申请的内容以引入的方式并入。

本发明大体上涉及用于集成电路组件的设备和方法，并且在特定实施例中，涉及用于高隔离开关的设备和方法。

背景技术：

在典型的联网设备中，集成电路使用各种开关来支持不同的功能性。例如，蜂窝式收发器可支持载波聚合，这使得两个独立频道可同步接收。为了提供同步接收，使用至少两个接收混频器，每个接收混频器由独立的分频器驱动。这些分频器由并行运行的两个不同的压控振荡器(voltage-controlledoscillator，vco)中的一个驱动或计时。还可在所述两个vco之间选择每个分频器时钟输入，且通常使用二对一输入开关网络。

在这些类型的电路中，所述vco通常以不同的频率同步运行。因此，开关之间需要高度隔离以减少通过禁用开关的能量耦合。例如，当能量通过禁用开关时，分频器的输入可出现杂波。所述杂波可通过分频器传播到接收混频器上，从而导致不需要的信号混合到所需波段中。通过提供输入开关之间的隔离来减少通过禁用开关的能量。

多开关电路可用于提供高度隔离。例如，可通过使用与接地分流开关串联的两个开关来实现良好隔离，所述接地分流开关放置在这两个开关之间。然而，此类方案需要至少两倍大的两个串联旁路开关来提供单开关电路的可比较电阻。因此，这两个串联开关结合所述分流开关的全部寄生电容比与单个开关相关的电容高约四倍。这不仅限制了这些开关的工作频率，也增加了功率消耗。

技术实现要素：

根据本发明的实施例，集成电路包含开关和开关上方的导电线。所述开关包含：栅极，位于半导体基板的顶表面处的第一源极/漏极区，和位于所述半导体基板的所述顶表面处的第二源极/漏极区。所述第一源极/漏极区和所述第二源极/漏极区安置于所述栅极的相对侧上。所述第一导电线的至少一部分与所述栅极对准，并且所述第一导电线电耦合到接地装置。

根据另一实施例，集成电路结构包含：位于半导体基板的顶表面处的第一源极/漏极区；第二源极/漏极区，所述第二源极/漏极区与所述第一源极/漏极区相邻且安置于所述半导体基板的所述顶表面处；以及接地导电线，所述接地导电线安置于所述第一和第二源极/漏极区上方。所述接地导电线的至少一部分在所述第一源极/漏极区与所述第二源极/漏极区之间对准。所述集成电路结构进一步包含：第一导电线，所述第一导电线在所述第一源极/漏极区上方并且电连接到所述第一源极/漏极区；第一互连特征，所述第一互连特征将所述第一导电线电连接到安置于所述第一导电线上方的输入线；第二导电线，所述第二导电线在所述第二源极/漏极区上方并且电连接到所述第二源极/漏极区；以及第二互连特征，所述第二互连特征将所述第二导电线电连接到安置于所述第二导电线上方的输出线。

根据又一实施例，方法包含：提供具有栅极、第一源极/漏极区和第二源极/漏极区的开关。所述第一源极/漏极区和所述第二源极/漏极区安置于所述栅极的相对侧上。所述方法进一步包含：在所述开关上方形成导电线并且将所述导电线电耦合到接地装置。所述导电线的至少一部分在所述源极区与所述漏极区之间对准。

附图说明

为了更完整地理解本发明及其优点，现在参考下文结合附图进行的描述，其中：

图1a和1b是根据一些实施例的二对一输入开关网路的电路拓扑；

图2a、2b和2c示出根据一些实施例的集成电路设备的不同截面图；

图3示出根据一些实施例的集成电路设备的金属层的自上向下的视图；

图4示出根据一些实施例的用于形成集成电路设备的实例过程流。

具体实施方式

下文将详细论述当前优选实施例的制作和使用。然而，应了解，本发明提供可在各种具体上下文中体现的许多适用的发明性概念。所论述的具体实施例仅仅说明用于实施和使用本发明的具体方式，而不限制本发明的范围。

在特定上下文中，即，二对一输入开关网路中描述各种实施例。然而，各种实施例设备可用于任意集成电路中，特别是需要具有改进的隔离度的有源设备(例如，开关)的集成电路中。

图1a和1b示出根据一些实施例的二对一输入开关网路的实例电路100。电路100接收两个输入信号102和104，这些信号分别提供为差分信号102p/102m和104p/104m。差分输入信号102p/102m/104p/104m中的每个都连接到对应开关200的源极。在另一实施例中，输入信号可连接到每个开关200的漏极。在所示出的实施例中，开关200为n型金属氧化物半导体场效应晶体管(metal-oxide-semiconductorfield-effecttransistor，mosfet)，但是例如p型晶体管的其它类型的有源设备也可用于其它实施例中。每个相应开关200的漏极提供输出信号106，所述输出信号也是差分信号。在另一个实施例中，输入和/或输出信号可以是非差分信号。在另一个实施例中，输出信号可以由每个开关200的源极提供。每个开关200的栅极连接到相应的开关控制器150，所述开关控制器150通过启用或禁用每个开关200来选择两个输入信号中的一个作为输出(例如，选择每个开关的“开”或“关”状态)。相应的开关控制器150独立地驱动每个开关200，但是也可以使用其它控制器方案。图1b提供了用于合适的开关控制器150的实例电路拓扑，但是也可以使用其它控制器配置。

电路拓扑100中的每个开关200通过如下文更详细描述的开关200内的实施例布局技术提供相对高的隔离度。因此，额外的隔离设备(例如，额外的开关)无需包含在所述电路拓扑和布局中。例如，每个差分输入信号连接到与多开关电路相对的单个开关200。通过减少电路中的有源设备(开关)的数目，降低了电路拓扑100的总电容和功率消耗，同时仍保持高隔离度。假定设备应用中(例如，蜂窝手机的振荡器分布路径中)有大量开关，即使极小的电力节省都可提供显著优势。

图2a至2c和图3示出根据一些实施例的电路100中的开关200的不同布局视图。图2a至2c示出开关200的截面图，而图3示出开关200上方的导电线的对应自上向下的视图。具体而言，图2a示出沿图3的线a-a截取的横截面，图2b示出沿图3的线b-b截取的横截面，以及2c示出沿图3的线c-c截取的横截面。开关200包含如下文更详细描述的实施例布局配置所提供的各种隔离特征。

首先参考图2a，开关200形成于半导体基板202的顶表面处。在一些实施例中，半导体基板包含，例如块状硅。或者，基板202可包含另一基本半导体，例如锗；化合物半导体，包含碳化硅、砷化镓、磷化镓、磷化铟、砷化铟和/或锑化铟；合金半导体，包含sige、gaasp、alinas、algaas、gainas、gainp和/或gainasp；或其组合。也可以使用其它基板，例如，多层或梯度基板。

基板202包含隔离区204和隔离掺杂区206。隔离区204和隔离掺杂区206可以掺杂有任何适当浓度的n型和p型掺杂剂，并且隔离区204和隔离掺杂区206掺杂有相反类型的掺杂剂。例如，在所示出的实施例中，隔离区204为深n阱(deepn-well，dnw)，而掺杂区206为用于p型基板的p阱。开关200安置于掺杂区206中。隔离区204将掺杂区206与周围基板202中的杂散能量隔离开。例如，隔离区204安置于掺杂区206的周边下方并且环绕掺杂区206的周边。在一些实施例中，开关200放置在也形成于基板202中的大量其它有源设备(例如，其它开关，晶体管，二极管等等)的附近，并且能量可从附近设备泄漏到基板202中。通过将开关200放置在隔离掺杂区206内，基板202中的能量耦合(例如，电容耦合)到开关200的风险减小。此外，隔离区204(例如，通过导电线和通孔)连接到电源，这有利地降低了隔离区204到电源的串联电阻。

开关200包含源极/漏极区210(标记为210'和210")和安置于相邻源极/漏极区210之间的栅极212。每个源极/漏极区210安置于对应栅极212的相对侧上。源极/漏极区210可以是基板202有源区域，所述区域掺杂有适当类型和浓度的掺杂剂(例如，nmos晶体管的所示实施例中的n+)。栅极212可包含栅极电介质(例如，高-k电介质层)，所述栅极电介质上方的栅极电极(例如，多晶硅或金属)以及各种界面/垫片/硬掩模层(如果适用的话)。在图2a中，开关200被配置成具有两个漏极区和一个源极区的双栅极晶体管(例如，两个手指状nmos晶体管)；然而，可使用任何合适的晶体管配置(例如，单栅极晶体管)。此外，虽然图2a示出作为n型晶体管的开关200，但是也可以使用p型晶体管。在此类实施例中，各种有源区域(例如，隔离区204，掺杂区206，源极/漏极区，和掺杂区208)的掺杂剂类型可以交换。

具有与源极/漏极区210类型相反的掺杂剂的掺杂区208与隔离掺杂区206内的外部源极/漏极区210'相邻安置。例如，在所示出的实施例中，源极/漏极区210为n+区域并且掺杂区208为p+区域。掺杂区208的掺杂剂浓度可高于周围掺杂区206。掺杂区208电耦合到接地装置(例如，通过互连结构216电连接到接地装置)。因此，下文将所述互连结构称为接地导电壁216。接地导电壁216包含使用任何合适的方法形成于各种电介质层中的导电线和通孔。例如，电介质层可以包含通过自旋、化学气相沉积(chemicalvapordeposition，cvd)、等离子体增强cvd(plasma-enhancedcvd，pecvd)等形成的低-k电介质材料，所述低-k电介质材料具有例如低于约4.0或低于约2.0的k-值。在形成每个电介质层之后，可使用图案化工艺(例如，光刻和蚀刻的组合)来将电介质层中的开口图案化。随后，使用任何合适的方法(例如，电化学电镀、无电镀等)用导电材料(例如，铜、铝、钨、其组合等)填充此类开口，以形成示出的各种导电通孔和导电线m1至m5。在整个描述中，m1指示最接近于基板202的导电线层，m2指示紧靠m1上方的导电线层，m3指示紧靠m2上方的导电层等等。

包含掺杂区208以在启用或禁用开关200时，通过开关200的有源区域(例如，源极/漏极区210和沟道区)来收集注入到掺杂区206中的能量。例如，当启用开关200(例如，在“打开”状态)时，掺杂区208用于避免能量泄漏到周围基板202中。作为另一实例，当禁用开关200(例如，在“关闭”状态)时，掺杂区208用于降低相邻源极/漏极区210之间的能量耦合。因此，掺杂区208可用于减少杂散能量积聚在掺杂区206中。替代地，掺杂区208收集能量并且将此能量分流到电接地装置。在一些实施例中，掺杂区208与有源源极/漏极区210相邻安置(例如，尽可能接近于所述有源源极/漏极区)以改进能量收集。掺杂区208还可从周围基板202收集通过隔离区204注入到掺杂区206中的能量。

栅极212电耦合到控制电路(例如，控制器150)，所述控制电路选择是否通过“打开”或“关闭”开关200来将输入信号传递到开关200的输出端。源极/漏极区210"电耦合到输入信号102/104。例如，源极/漏极区210"通过如图2b和图3所示的导电线214i电连接到输入信号102/104。源极/漏极区210'电耦合到输出信号106。例如，源极/漏极区210'通过图2c和图3示出的导电线214o电连接到输出信号106。在另一个实施例中，取决于输入信号或输出信号是否受益于较低寄生电容，可以交换输入和输出信号的配置。例如，在另一个实施例中，源极/漏极区210"可以通过导电线214i(m1线)和220i(m6线)电连接到输出信号106。在示出的实施例中，输入端需要较低寄生电容，因此开关的输入端连接到导电线214i和220i。

为了在禁用开关200(例如，在“关闭”状态)时减少源极/漏极区210之间的电耦合，接地导电线214'安置于相邻导电线214i和214o之间。接地导电线214'电耦合到接地装置。例如，接地导电壁216可将导电线214'电连接到接地装置，并且接地导电线214'可用于当禁止开关200接地时传递从源极/漏极区210产生的耦合能量。接地导电线214'在半导体基板202中的相邻源极/漏极区210之间对准。例如，每个接地导电线214'的至少一部分与栅极212对准。大体上垂直于基板的侧表面的几何线可与栅极212和接地导电线214'两者相交。

在一些实施例中，可以增加开关200的有源区域(例如，源极/漏极区210的间距和尺寸)以容纳在源极/漏极区210上方并且在源极/漏极区210之间对准的接地导电线214'的放置。在一些实施例中，可进一步定位栅极212以减小输入端上而不是输出端上的有源区域的电容，以进一步减小功率消耗。例如，如图所示，外部源极/漏极区210'被配置为具有较大侧向尺寸。这种配置还容纳在相邻源极/漏极区210之间对准的导电线214'的放置。

图2b和2c示出输入/输出线220的截面图。具体而言，输入线220i将输入信号102/104提供到导电线214i(例如，m1线)，所述导电线214i电连接到开关200的内部源极/漏极区210"。此外，输出线220o用于从导电线214o(例如，m1线)获取输出信号106，所述导电线214o电连接到开关200的外部源极/漏极区210'。在不同实施例中，输入和输出线220安置于高于m1的金属层中以减小与基板202的电耦合。在一些实施例中，将输入和输出线220进一步定位在不相邻的金属层中以减小输入线220i与输出线220o之间的耦合，特别是在输入线220i和输出线220o相交的区域。例如，在图2b和2c中，输入线220i处于导电线层m6中，而输出线220o处于导电线层m4中。至少一个导电线层(m5)安置在输入线220i与输出线220o之间。但是，所示出的特定金属层配置是一个实例实施例，且各种导电线可以安置于其它配置中。例如，在另一个实施例中，输出线220o可以安置于高于输入线220i的导电线层中。

参考图2b，各种导电互连特征218(例如，导电通孔和线)用于将较高导电线层(例如，m6)中的输入线220i电连接到层m1中的导电线214i。参考图2c，各种导电互连特征222(例如，导电通孔和线)用于将较高导电线层(例如，m4)中的输出线220o电连接到层m1中的导电线214o。在不同实施例中，输入/输出线和互连特征218/222可以如上文所描述使用与接地导电壁216类似的方法由类似材料形成。包含隔离特征以减小互连特征218和222之间的电耦合。例如，接地导电壁216可以安置于互连特征218和222之间，如图3所示。接地导电壁216包含层m1至m5中的导电线，并且在具有互连特征218和222两者的层(例如，层m1至m4)中提供电隔离壁。具有导电线/通孔(例如，提供信号、电力、和/或接地)的额外的再分布层还可包含在电路100中。例如接触垫、钝化层、焊料球等的其它特征还可作为包含电路100的设备裸片的一部分形成于所述再分布层上。

因此，如上文所描述，各种特征可以包含在开关中以改进隔离。此种开关可以用于集成电路中，在所述集成电路中需要此隔离来代替多开关隔离电路，由此降低设备的功率消耗。例如，在与电路布局100类似的电路中使用具有如上描述的隔离特征的开关来进行模拟。实际负载放置于输出端处且每个输入端由不同频率信号(例如，第一频率4ghz和第二频率4.2ghz)驱动。禁用一个开关而启用另一开关。布置和提取开关及其负载。在开关的输出端处，针对78.7db的差值，所传递的信号具有0.24db的量值，而禁用的信号具有-78.5db的量值。这些类型的电路的隔离目标为约70db。

图4示出根据各种实施例的用于配置开关的过程流400。在步骤402中，提供开关(例如，开关200)。开关包含至少一个栅极(例如，栅极212)，其中第一源极/漏极区(例如，源极/漏极区210")和第二源极/漏极区(例如源极/漏极区210')形成于所述栅极的相对侧上。源极/漏极区可进一步安置于半导体基板的顶表面处，例如，安置于隔离掺杂区(例如，掺杂区206)内。在步骤404中，导电线(例如，导电线214')形成于开关上方。所述导电线可以在第一和第二源极/漏极区之间垂直对准。例如，导电线的至少一部分可与栅极垂直对准。在一些实施例中，导电线形成于层m1(例如，最接近半导体基板和紧靠半导体基板上方的导电线层)中。在此实施例中，导电线与半导体基板之间不形成其它导电线。在步骤406中，导电线例如，通过接地导电壁(例如，壁216)电连接到接地装置。

虽然已参考说明性实施例描述了本发明，但此描述并不意图限制本发明。所属领域的技术人员在参考本描述后，将会明白说明性实施例的各种修改和组合，以及本发明其它实施例。因此，所附权利要求书意图涵盖任何此类修改或实施例。