一种基于FinFET器件的三态反相器的制作方法

本发明涉及一种三态反相器，尤其是涉及一种基于finfet器件的三态反相器。
背景技术：
：随着工艺尺寸进入纳米级，功耗成为集成电路设计者不得不关注的问题。许多处理电子信息的新产品，包括数字信号处理器和便携式电子信息设备中的微处理器、存储器和数据总线，不但需要用于隔离、缓冲或某一确定逻辑功能的输入/输出(i/o)端三态缓冲/驱动器或三态逻辑门电路，而且要求三态门电路具有低电源电压等级、快速、低功耗和高集成度的性能。三态反相器是使用广泛的一种三态门电路。传统的三态反相器(即bsimimg工艺库中经典的三态反相器)的电路如图1所示，该三态反相器由三个nmos管和三个pmos管组成，45nm技术节点以下由于漏电流急剧增大，故漏功耗不断增大，导致功耗过大难以忍受；同时与总线相连的三态反相器的所占的面积一直未得到改善，尤其是在手机、掌上电脑(pda)和笔记本电脑等大量便携式设备的出现以后,面积小、低功耗的要求更加迫切。显然,设计出低功耗、小面积的三态逻辑门对数字系统发展的关键和挑战。finfet管(鳍式场效晶体管，finfield-effecttransistor)是一种新的互补式金氧半导体(cmos)晶体管，具有功耗低和面积小的优点。鉴此，设计一种在不影响电路性能的情况下，电路面积、延时、功耗和功耗延时积均较小的基于finfet器件的三态反相器具有重要意义。技术实现要素：本发明所要解决的技术问题是提供一种在不影响电路性能的情况下，电路面积、延时、功耗和功耗延时积均较小的基于finfet器件的三态反相器。本发明解决上述技术问题所采用的技术方案为：一种基于finfet器件的三态反相器，包括第一n型finfet管、第二n型finfet管、第一p型finfet管和第二p型finfet管，所述的第一p型finfet管为高阈值p型finfet管，所述的第一n型finfet管为高阈值n型finfet管，所述的第二p型finfet管为低阈值p型finfet管，所述的第二n型finfet管为低阈值n型finfet管；所述的第一p型finfet管的源极和所述的第二p型finfet管的源极均接入电源，所述的第一p型finfet管的前栅和所述的第一n型finfet管的前栅连接且其连接端为所述的三态反相器的输入端，所述的第一p型finfet管的背栅、所述的第二p型finfet管的前栅、所述的第二p型finfet管的背栅、所述的第二n型finfet管的前栅和所述的第二n型finfet管的背栅连接且其连接端为所述的三态反相器的使能端，所述的第一p型finfet管的漏极和所述的第一n型finfet管的漏极连接且其连接端为所述的三态反相器的输出端，所述的第二p型finfet管的漏极、所述的第一n型finfet管的背栅和所述的第二n型finfet管的漏极连接，所述的第一n型finfet管的源极和所述的第二n型finfet管的源极均接地。所述的第一p型finfet管的阈值电压为0.63v，所述的第一n型finfet管的阈值电压为0.70v，所述的第二p型finfet管的阈值电压为0.16v，所述的第二n型finfet管的阈值电压为0.33v。所述的第一n型finfet管鳍的个数为1，所述的第二n型finfet管鳍的个数为1，所述的第一p型finfet管鳍的个数为1，所述的第二p型finfet管鳍的个数为1。与现有技术相比，本发明的优点在于通过第一n型finfet管、第二n型finfet管、第一p型finfet管和第二p型finfet管四个晶体管构成基于finfet器件的三态反相器，第一p型finfet管为高阈值p型finfet管，第一n型finfet管为高阈值n型finfet管，第二p型finfet管为低阈值p型finfet管，第二n型finfet管为低阈值n型finfet管；第一p型finfet管的源极和第二p型finfet管的源极均接入电源，第一p型finfet管的前栅和第一n型finfet管的前栅连接且其连接端为三态反相器的输入端，第一p型finfet管的背栅、第二p型finfet管的前栅、第二p型finfet管的背栅、第二n型finfet管的前栅和第二n型finfet管的背栅连接且其连接端为三态反相器的使能端，第一p型finfet管的漏极和第一n型finfet管的漏极连接且其连接端为三态反相器的输出端，第二p型finfet管的漏极、第一n型finfet管的背栅和第二n型finfet管的漏极连接，第一n型finfet管的源极和第二n型finfet管的源极均接地，当三态反相器的使能端接入的使能信号enb为高电平1时，第一p型finfet管截止，使能信号enb经过第二n型finfet管和第二p型finfet管构成的反相器输出信号en，en为低电平0，此时第一n型finfet管也截止，三态反相器的输出端为高阻态，当三态反相器的使能端接入的使能信号enb为低电平0时，如果三态反相器的输入端接入的输入信号ui为低电平0，第一p型finfet管导通，三态反相器的输出端被反相到高电平(等于电源vdd)，如果三态反相器的输入端接入的输入信号ui为高电平1，第一p型finfet管截止，使能信号enb经过第二n型finfet管和第二p型finfet管构成的反相器输出信号en，en也为高电平1，此时第一n型finfet管导通，三态反相器的输出端为低电平(相当于地gnd)，由此实现三态反相的功能，本发明的三态反相器中，第一p型finfet管实现了集输入端和使能端共同控制的效果，通过用第一p型finfet管来实现原由反相管和使能管两个p型finfet管的功能，使得功耗降低，同时，第一n型finfet管也实现了集输入端和使能端共同控制的效果，通过用第一n型finfet管来实现原由反相管和使能管两个n型finfet管的功能，故功耗减小，同时由于实现同一功能使用的finfet管数量变少了，电路面积、延时、功耗和功耗延时积也得到了较大的优化。附图说明图1为bsimimg工艺库中标准三态反相器的电路图；图2为本发明的基于finfet器件的三态反相器的电路图；图3为标准电压(1v)下，本发明的基于finfet器件的三态反相器在bsimimg标准工艺下的仿真波形图；图4为超阈值电压(0.8v)，本发明的基于finfet器件的三态反相器在bsimimg标准工艺下的仿真波形图。具体实施方式以下结合附图实施例对本发明作进一步详细描述。实施例一：如图2所示，一种基于finfet器件的三态反相器，包括第一n型finfet管n1、第二n型finfet管n2、第一p型finfet管p1和第二p型finfet管p2，第一p型finfet管p1为高阈值p型finfet管，第一n型finfet管n1为高阈值n型finfet管，第二p型finfet管p2为低阈值p型finfet管，第二n型finfet管n2为低阈值n型finfet管；第一p型finfet管p1的源极和第二p型finfet管p2的源极均接入电源vdd，第一p型finfet管p1的前栅和第一n型finfet管n1的前栅连接且其连接端为三态反相器的输入端，第一p型finfet管p1的背栅、第二p型finfet管p2的前栅、第二p型finfet管p2的背栅、第二n型finfet管n2的前栅和第二n型finfet管n2的背栅连接且其连接端为三态反相器的使能端en，第一p型finfet管p1的漏极和第一n型finfet管n1的漏极连接且其连接端为三态反相器的输出端，第二p型finfet管p2的漏极、第一n型finfet管n1的背栅和第二n型finfet管n2的漏极连接，第一n型finfet管n1的源极和第二n型finfet管n2的源极均接地。实施例二：如图2所示，一种基于finfet器件的三态反相器，包括第一n型finfet管n1、第二n型finfet管n2、第一p型finfet管p1和第二p型finfet管p2，第一p型finfet管p1为高阈值p型finfet管，第一n型finfet管n1为高阈值n型finfet管，第二p型finfet管p2为低阈值p型finfet管，第二n型finfet管n2为低阈值n型finfet管；第一p型finfet管p1的源极和第二p型finfet管p2的源极均接入电源vdd，第一p型finfet管p1的前栅和第一n型finfet管n1的前栅连接且其连接端为三态反相器的输入端，第一p型finfet管p1的背栅、第二p型finfet管p2的前栅、第二p型finfet管p2的背栅、第二n型finfet管n2的前栅和第二n型finfet管n2的背栅连接且其连接端为三态反相器的使能端en，第一p型finfet管p1的漏极和第一n型finfet管n1的漏极连接且其连接端为三态反相器的输出端，第二p型finfet管p2的漏极、第一n型finfet管n1的背栅和第二n型finfet管n2的漏极连接，第一n型finfet管n1的源极和第二n型finfet管n2的源极均接地。本实施例中，第一p型finfet管p1的阈值电压为0.63v，第一n型finfet管n1的阈值电压为0.70v，第二p型finfet管p2的阈值电压为0.16v，第二n型finfet管n2的阈值电压为0.33v。实施例三：如图2所示，一种基于finfet器件的三态反相器，包括第一n型finfet管n1、第二n型finfet管n2、第一p型finfet管p1和第二p型finfet管p2，第一p型finfet管p1为高阈值p型finfet管，第一n型finfet管n1为高阈值n型finfet管，第二p型finfet管p2为低阈值p型finfet管，第二n型finfet管n2为低阈值n型finfet管；第一p型finfet管p1的源极和第二p型finfet管p2的源极均接入电源vdd，第一p型finfet管p1的前栅和第一n型finfet管n1的前栅连接且其连接端为三态反相器的输入端，第一p型finfet管p1的背栅、第二p型finfet管p2的前栅、第二p型finfet管p2的背栅、第二n型finfet管n2的前栅和第二n型finfet管n2的背栅连接且其连接端为三态反相器的使能端en，第一p型finfet管p1的漏极和第一n型finfet管n1的漏极连接且其连接端为三态反相器的输出端，第二p型finfet管p2的漏极、第一n型finfet管n1的背栅和第二n型finfet管n2的漏极连接，第一n型finfet管n1的源极和第二n型finfet管n2的源极均接地。本实施例中，第一n型finfet管n1鳍的个数为1，第二n型finfet管n2鳍的个数为1，第一p型finfet管p1鳍的个数为1，第二p型finfet管p2鳍的个数为1。实施例四：如图2所示，一种基于finfet器件的三态反相器，包括第一n型finfet管n1、第二n型finfet管n2、第一p型finfet管p1和第二p型finfet管p2，第一p型finfet管p1为高阈值p型finfet管，第一n型finfet管n1为高阈值n型finfet管，第二p型finfet管p2为低阈值p型finfet管，第二n型finfet管n2为低阈值n型finfet管；第一p型finfet管p1的源极和第二p型finfet管p2的源极均接入电源vdd，第一p型finfet管p1的前栅和第一n型finfet管n1的前栅连接且其连接端为三态反相器的输入端，第一p型finfet管p1的背栅、第二p型finfet管p2的前栅、第二p型finfet管p2的背栅、第二n型finfet管n2的前栅和第二n型finfet管n2的背栅连接且其连接端为三态反相器的使能端en，第一p型finfet管p1的漏极和第一n型finfet管n1的漏极连接且其连接端为三态反相器的输出端，第二p型finfet管p2的漏极、第一n型finfet管n1的背栅和第二n型finfet管n2的漏极连接，第一n型finfet管n1的源极和第二n型finfet管n2的源极均接地。本实施例中，第一p型finfet管p1的阈值电压为0.63v，第一n型finfet管n1的阈值电压为0.70v，第二p型finfet管p2的阈值电压为0.16v，第二n型finfet管n2的阈值电压为0.33v。本实施例中，第一n型finfet管n1鳍的个数为1，第二n型finfet管n2鳍的个数为1，第一p型finfet管p1鳍的个数为1，第二p型finfet管p2鳍的个数为1。为了验证本发明的基于finfet器件的三态反相器的优益性，在bsimimg标准工艺下，电路的输入频率为500mhz、800mhz、1ghz、2g的条件下，使用电路仿真工具hspice对本发明的基于finfet器件的三态反相器和图1所示的bsimimg工艺库中经典的三态反相器这两种电路的性能进行仿真对比，其中，bsimimg工艺库对应的电源电压为1v。标准电压(1v)下，本发明的基于finfet器件的三态反相器在bsimimg标准工艺下的仿真波形如图3所示；超阈值电压(0.8v)，本发明的基于finfet器件的三态反相器在bsimimg标准工艺下的仿真波形如图4所示。分析图3和图4可知，本发明的基于finfet器件的三态反相器具有正确的工作逻辑。表1为在bsimimg标准工艺下，输入频率为500mhz时，本发明的基于finfet器件的三态反相器和图1所示的bsimimg工艺库中经典三态反相器两种电路的性能比较图。表1电路类型晶体管数目延时(ps)总功耗(μw)功耗延时积(fj)本发明48.0915.5480.126现有的68.1231.8370.259从表1中可以得出：本发明的基于finfet器件的三态反相器和图1所示的bsimimg工艺库中经典三态反相器相比，延时降低了0.37％，平均总功耗降低了51.16％，功耗延时积降低了51.35％。表2为在bsimimg标准工艺下，输入频率为800mhz时，本发明的基于finfet器件的三态反相器2和图1所示的bsimimg工艺库中经典三态反相器两种电路的性能比较图。表2电路类型晶体管数目延时(ps)总功耗(μw)功耗延时积(fj)本发明48.0912.5590.102现有的68.1226.9810.219从表2中可以得出：本发明的基于finfet器件的三态反相器2和图1所示的bsimimg工艺库中经典三态反相器相比，延时降低了0.37％，平均总功耗降低了53.45％，功耗延时积降低了53.42％。表3为在bsimimg标准工艺下，输入频率为1ghz时，本发明的基于finfet器件的三态反相器和图1所示的bsimimg工艺库中经典三态反相器两种电路的性能比较图。表3电路类型晶体管数目延时(ps)总功耗(μw)功耗延时积(fj)本发明48.0913.0230.105现有的68.1227.8070.226从表3中可以得出：本发明的基于finfet器件的三态反相器和图1所示的bsimimg工艺库中经典三态反相器相比，延时降低了0.37％，平均总功耗降低了53.17％，功耗延时积降低了53.54％。表4为在bsimimg标准工艺下，输入频率为2ghz时，本发明的基于finfet器件的三态反相器和图1所示的bsimimg工艺库中经典三态反相器两种电路的性能比较图。表4电路类型晶体管数目延时(ps)总功耗(μw)功耗延时积(fj)本发明48.0915.5480.126现有的68.1231.8370.259从表4中可以得出：本发明的基于finfet器件的三态反相器和图1所示的bsimimg工艺库中经典三态反相器相比，延时降低了0.37％，平均总功耗降低了51.16％，功耗延时积降低了51.35％。由上述的比较数据可见，在不影响电路性能的前提下，本发明的基于finfet器件的三态反相器和图1所示的bsimimg工艺库中经典三态反相器相比较，延时得到优化，运行速度得到了提高；电路的功耗和功耗延时积也得到了优化。当前第1页12