基于FPGA的边沿检测方法、系统及时钟数据恢复电路与流程

本发明涉及通信技术领域，具体是涉及一种边沿检测方法、系统及时钟数据恢复电路。

背景技术：

随着通信技术和电信号处理技术的发展，串行数据通信在电信、光收发器、数据存储局域网以及无线产品中的应用日益广泛，传输速率也越来越快。在串行数据通信中，为了节省开销，一般只传送数据信号而不传送与数据信号同步的时钟信号，即在发送端，将时钟嵌入到数据中，在接收端，使用时钟数据恢复(clockanddatarecovery，cdr)电路从接收的数据中提取时钟，继而利用该时钟对数据进行“重定时”来消除传输过程中积累的抖动。基于锁相环(phaselockedloop，pll)的cdr电路可以实现本地参考时钟与数据之间的相位跟踪和同步，但是对于突发信号来说，锁相环不能满足快速同步的要求，大的相位变化就能引起失锁，锁定时间通常很长，无法快速捕捉接收的数据的相位变化。

基于盲过采样结构的cdr电路用于突发模式接收电路的时钟数据恢复，可以对数据的相位变化实现快速捕捉。目前，cdr电路的发展趋势之一是数字化，对越来越多模块进行数字化可以增加cdr电路的可靠性、可移植性，以及减小芯片面积，提高电路的集成度。其中，现场可编程门阵列(fieldprogrammablegatearray，fpga)由于其可编程性、低成本、设计周期短以及越来越大的容量和速度等优点被用于实现时钟恢复电路，边沿检测模块是采用fpga进行数字化cdr电路的关键模块之一，边沿检测模块如何准确、迅速地检测出正常跳变沿，过滤掉干扰引入的异常跳变沿，为数据采样提供可靠的同步时钟是急需解决的问题。

技术实现要素：

针对现有技术中存在的缺陷，本发明的主要目的在于提供一种边沿检测方法，本发明的另一目的在于提供一种边沿检测系统及时钟数据恢复电路，能够过滤掉干扰引入的异常跳变沿，检测出有效的上升沿脉冲和有效的下降沿脉冲，提高数据信号采样的准确性和可靠性。

本发明提供一种基于fpga的边沿检测方法，包括以下步骤：

使用本地参考时钟对接收的数据信号进行过采样和延时处理，基于过采样和延时处理后的数据信号生成上升沿脉冲信号和下降沿脉冲信号，所述上升沿脉冲信号包括若干个上升沿脉冲，所述下降沿脉冲信号包括若干个下降沿脉冲；

分别统计每一个上升沿脉冲之后的本地参考时钟周期个数n以及每一个下降沿脉冲之后的本地参考时钟周期个数m；

当m-n大于设定的阈值时，判定所述上升沿脉冲为有效的上升沿脉冲，当n-m大于所述阈值时，判定所述下降沿脉冲为有效的下降沿脉冲。

在上述技术方案的基础上，使用本地参考时钟对接收的数据信号进行过采样和延时处理，基于过采样和延时处理后的数据信号生成上升沿脉冲信号和下降沿脉冲信号包括：

使用本地参考时钟对接收的数据信号进行过采样和延时处理，得到数据信号的第一延时数据信号和第二延时数据信号，其中，所述第一延时数据信号的延时为nt，其中，n为正整数，t为本地参考时钟的周期，所述第二延时数据信号的延时为(n+1)t；

将所述第一延时数据信号和第二延时数据信号的反相信号相与后得到所述上升沿脉冲信号；

将所述第二延时数据信号和第一延时数据信号的反相信号相与后得到所述下降沿脉冲信号。

在上述技术方案的基础上，使用上升沿计数器和下降沿计数器分别统计每一个上升沿脉冲之后的本地参考时钟周期个数n以及每一个下降沿脉冲之后的本地参考时钟周期个数m。

在上述技术方案的基础上，对于接收的所述上升沿脉冲信号中的每一个上升沿脉冲，所述上升沿计数器进行清零并统计该上升沿脉冲高电平持续的本地参考时钟周期总数n；

对于接收的所述下降沿脉冲信号中的每一个下降沿脉冲，所述下降沿计数器进行清零并统计每一个下降沿脉冲低电平持续的本地参考时钟周期总数m。

在上述技术方案的基础上，所述边沿检测方法还包括：

使用有效的上升沿脉冲生成有效的上升沿脉冲信号，以及使用所述有效的下降沿脉冲生成有效的下降沿脉冲信号。

本发明还提供一种基于fpga的边沿检测系统，所述边沿检测系统包括：

采样模块，其用于使用本地参考时钟对接收的数据信号进行过采样和延时处理，基于过采样和延时处理后的数据信号生成上升沿脉冲信号和下降沿脉冲信号，所述上升沿脉冲信号包括若干个上升沿脉冲，所述下降沿脉冲信号包括若干个下降沿脉冲；

计数模块，其用于分别统计每一个上升沿脉冲之后的本地参考时钟周期个数n以及每一个下降沿脉冲之后的本地参考时钟周期个数m；

判断模块，其用于当m-n大于设定的阈值时，判定所述上升沿脉冲为有效的上升沿脉冲，当n-m大于设定的阈值时，判定所述下降沿脉冲为有效的下降沿脉冲。

在上述技术方案的基础上，采样模块包括：

过采样和延时单元，其用于使用本地参考时钟对接收的数据信号进行过采样和延时处理，得到数据信号的第一延时数据信号和第二延时数据信号，其中，所述第一延时数据信号的延时为nt，其中，n为正整数，t为本地参考时钟的周期，所述第二延时数据信号的延时为(n+1)t；

跳变沿检测单元，其用于将所述第一延时数据信号和第二延时数据信号的反相信号相与后得到所述上升沿脉冲信号；将所述第二延时数据信号和第一延时数据信号的反相信号相与后得到所述下降沿脉冲信号。

在上述技术方案的基础上，所述计数模块包括：

上升沿计数器，其用于统计每一个上升沿脉冲之后的本地参考时钟周期个数n；

下降沿计数器，其用于统计每一个下降沿脉冲之后的本地参考时钟周期个数m。

在上述技术方案的基础上，判断模块还用于使用有效的上升沿脉冲生成有效的上升沿脉冲信号，以及使用所述有效的下降沿脉冲生成有效的下降沿脉冲信号。

本发明还提供一种基于fpga的时钟数据恢复电路，所述时钟数据恢复电路使用上述边沿检测系统获取数据信号中的有效的上升沿脉冲和有效的下降沿脉冲。

与现有技术相比，本发明的优点如下：

(1)能够过滤掉干扰引入的异常跳变沿，检测出有效的上升沿脉冲和有效的下降沿脉冲，避免本地恢复时钟的计数器错误地清零，从而带来不必要的抖动及数据恢复出错，提高数据信号采样的准确性和可靠性。

(2)基于过采样原理及fpga器件，可以快速捕捉数据信号的相位变化，适用于突发模式接收电路的时钟数据恢复。

(3)基于本地参考时钟周期个数的差值判定有效的上升沿脉冲和有效的下降沿脉冲，本地参考时钟周期个数的差值可以根据具体情况灵活调整，以满足不同情况下异常跳变沿的过滤要求，适应范围广。

附图说明

图1是本发明实施例基于fpga的边沿检测方法流程图；

图2是本发明实施例基于fpga的边沿检测系统示意图；

图3是本发明实施例基于fpga的时钟数据恢复电路示意图。

具体实施方式

下面结合附图及具体实施例对本发明作进一步的详细描述。

参见图1所示，本发明实施例提供一种基于fpga的边沿检测方法，包括以下步骤：

s1.使用本地参考时钟对接收的数据信号进行过采样和延时处理，基于过采样和延时处理后的数据信号生成上升沿脉冲信号和下降沿脉冲信号，上升沿脉冲信号包括若干个上升沿脉冲，下降沿脉冲信号包括若干个下降沿脉冲。

跳变沿脉冲包括上升沿脉冲和下降沿脉冲。上升沿脉冲包括有效的上升沿脉冲和干扰引入的异常上升沿脉冲，下降沿脉冲包括有效的下降沿脉冲和干扰引入的异常下降沿脉冲，有效的上升沿脉冲和有效的下降沿脉冲分别对应于数据信号中有效的上升沿和有效的下降沿。

步骤s1具体包括：

s1.1使用本地参考时钟对接收的数据信号进行过采样和延时处理，得到数据信号的第一延时数据信号和第二延时数据信号，其中，第一延时数据信号的延时为nt，其中，n为正整数，t为本地参考时钟的周期，第二延时数据信号的延时为(n+1)t。

具体的，可以利用fpga内部产生的高频时钟作为本地参考时钟a*f，其中，f为数据信号的频率，a为正整数，即本地参考时钟频率为数据信号频率的a倍，a决定本地参考时钟的相位精度，通常a≥8。使用本地参考时钟对接收的数据信号进行过采样和延时处理后，得到的第一延时数据信号和第二延时数据信号均与接收的数据信号同步。例如，使用至少8倍频的本地参考时钟对接收的数据信号进行过采样，可以设置n＝2，即第一延时数据信号相对于数据信号延时2个本地参考时钟周期，第二延时数据信号相对于数据信号延时3个本地参考时钟周期。基于过采样原理及fpga器件，可以快速捕捉数据信号的相位变化，适用于突发模式接收电路的时钟数据恢复。

s1.2将第一延时数据信号和第二延时数据信号的反相信号相与后得到上升沿脉冲信号，将第二延时数据信号和第一延时数据信号的反相信号相与后得到下降沿脉冲信号。

s2.分别统计每一个上升沿脉冲之后的本地参考时钟周期个数n以及每一个下降沿脉冲之后的本地参考时钟周期个数m。

具体的，使用上升沿计数器和下降沿计数器分别统计每一个上升沿脉冲之后的本地参考时钟周期个数n以及每一个下降沿脉冲之后的本地参考时钟周期个数m。例如，上升沿计数器和下降沿计数器均可以为一个普通的位宽为3的计数器，上升沿计数器和下降沿计数器的计数达到最大值8时就保持不变，上升沿计数器接收到新的上升沿脉冲时，上升沿计数器清零，下降沿计数器接收到新的下降沿脉冲时，下降沿计数器清零。

对于接收的上升沿脉冲信号中的每一个上升沿脉冲，上升沿计数器进行清零并统计该上升沿脉冲高电平持续的本地参考时钟周期总数n。对于接收的下降沿脉冲信号中的每一个下降沿脉冲，下降沿计数器进行清零并统计每一个下降沿脉冲低电平持续的本地参考时钟周期总数m。

s3.当m-n大于设定的阈值时，判定上升沿脉冲为有效的上升沿脉冲，当n-m大于设定的阈值时，判定下降沿脉冲为有效的下降沿脉冲。

通常情况下，异常跳变沿(即毛刺)持续的时间很短，如果某个跳变沿脉冲持续时间比较长，且超过设定的阈值，就认为该跳变沿脉冲是有效的跳变沿脉冲，而不是毛刺。如果要调整毛刺过滤条件，可以调整上述m和n的取值。

在上述步骤s2和s3中，上升沿计数器和下降沿计数器分别对接收的每一个上升沿脉冲和每一个下降沿脉冲进行实时统计，例如，当接收到一个下降沿脉冲时，下降沿计数器进行清零并开始统计本地参考时钟周期总数m，同时，当接收到一个上升沿脉冲时，上升沿计数器进行清零并开始统计该上升沿脉冲高电平持续的本地参考时钟周期个数n大于2，设定的阈值可以设为本地参考时钟周期的整数倍m＝3。当m大于6，n大于2时，m-n大于设定的阈值(此时m-n＝6-2＝4)，即低电平持续的时间大于3个本地参考时钟周期，判定上升沿脉冲为有效的上升沿脉冲，而不是在低电平持续期间产生的一个毛刺。同理，上升沿计数器统计的本地参考时钟周期个数n大于6，同时，下降沿计数器统计的本地参考时钟周期总数m大于2，n-m大于设定的阈值m＝3时，判定下降沿脉冲为有效的下降沿脉冲，而不是在高电平持续期间产生的一个毛刺。有效的上升沿脉冲和有效的下降沿脉冲分别对应于数据信号的有效的上升沿和有效的下降沿。

基于本地参考时钟周期个数的差值判定有效的上升沿脉冲和有效的下降沿脉冲，本地参考时钟周期个数的差值可以根据具体情况灵活调整，以满足不同情况下异常跳变沿的过滤要求，适应范围广。

本发明实施例基于fpga的边沿检测方法能够过滤掉干扰引入的异常跳变沿，提供有效的上升沿脉冲和有效的下降沿脉冲，避免本地恢复时钟的计数器错误地清零，从而带来不必要的抖动及数据恢复出错，提高数据采样的准确性和可靠性。

本发明实施例基于fpga的边沿检测方法还可以包括：

s4.使用有效的上升沿脉冲生成有效的上升沿脉冲信号，以及使用有效的下降沿脉冲生成有效的下降沿脉冲信号。

参见图2所示，本发明实施例提供一种基于fpga的边沿检测系统，边沿检测系统包括采样模块、计数模块和判断模块。

采样模块用于使用本地参考时钟对接收的数据信号data_rx_in进行过采样和延时处理，基于过采样和延时处理后的数据信号生成上升沿脉冲信号fp_pos和下降沿脉冲信号fp_neg，上升沿脉冲信号fp_pos包括若干个上升沿脉冲，下降沿脉冲信号fp_neg包括若干个下降沿脉冲。

采样模块包括过采样和延时单元以及跳变沿检测单元。

过采样和延时单元用于使用本地参考时钟对接收的数据信号进行过采样和延时处理，得到数据信号的第一延时数据信号和第二延时数据信号，其中，第一延时数据信号的延时为nt，其中，n为正整数，t为本地参考时钟的周期，第二延时数据信号的延时为(n+1)t。

跳变沿检测单元用于将第一延时数据信号和第二延时数据信号的反相信号相与后得到上升沿脉冲信号fp_pos；将第二延时数据信号和第一延时数据信号的反相信号相与后得到下降沿脉冲信号fp_neg。

计数模块用于分别统计每一个上升沿脉冲之后的本地参考时钟周期个数n以及每一个下降沿脉冲之后的本地参考时钟周期个数m。

计数模块包括上升沿计数器和下降沿计数器，上升沿计数器用于统计每一个上升沿脉冲之后的本地参考时钟周期个数n，下降沿计数器用于统计每一个下降沿脉冲之后的本地参考时钟周期个数m。

判断模块用于当m-n大于设定的阈值时，判定上升沿脉冲为有效的上升沿脉冲，当n-m大于设定的阈值时，判定下降沿脉冲为有效的下降沿脉冲。

判断模块还用于使用有效的上升沿脉冲生成有效的上升沿脉冲信号fp_pos_valid，以及使用有效的下降沿脉冲生成有效的下降沿脉冲信号fp_neg_valid。

基于fpga的边沿检测系统的可编程性好，可靠性和可移植性高，设计周期短，容量大和速度快，而且面积减小，电路的集成度高，成本低。

参见图3所示，本发明实施例提供一种基于fpga的时钟数据恢复电路，时钟数据恢复电路使用上述边沿检测系统获取接收的数据信号data_rx_in中的有效的上升沿脉冲和有效的下降沿脉冲。

时钟数据恢复电路基于fpga，时钟数据恢复电路还包括参考时钟和写使能生成模块、时延补偿模块和缓存模块。

参考时钟和写使能生成模块用于接收本地参考时钟clk_ref，并使用上述边沿检测系统获取的数据信号data_rx_in中的有效的上升沿脉冲和有效的下降沿脉冲为清零信号生成一个模8计数器(cnt)，根据模8计数器的值生成参考接收时钟clk_rx_ref和写使能信号wren，参考接收时钟发送到外部的锁相器(pll)进行平滑处理。

时延补偿模块用于使用本地参考时钟clk_ref对接收的数据信号data_rx_in进行延时，便于在写使能信号wren有效时，延时后的数据信号data_rx_in可以正确地写入缓存模块(fifo)。

使用经过外部的锁相器(pll)平滑后的参考接收时钟clk_rx从缓存模块(fifo)中读出接收的数据信号data_25m_rx。

本发明不局限于上述实施方式，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本发明的保护范围之内。本说明书中未作详细描述的内容属于本领域专业技术人员公知的现有技术。