一种Class‑E功率放大器的制作方法

本发明涉及无线通信领域，应用在3g、4g通信以及无线局域网中的射频发射机当中，尤其涉及射频发射机当中的class-e功率放大器。

背景技术：

随着无线通信技术的快速发展，手机等无线终端已经成为人们日常生活中的一部分。当前无线通信系统需要低成本、高效率、高集成度和高可靠性的设备。为了实现这些功能，将功率放大器集成到整个发射机中是一种很好的解决方案。此外由于功率放大器是发射机链路当中的最后一个模块，也是消耗功耗最大的模块，所以整个功率放大器的性能决定了发射机的性能。高效率的攻放更是可以节省功耗，提高电池的寿命、增加用户体验感。

随着频谱资源的减小，现代无线通信系统多采用幅度调制和相位调制相结合的信号调制方式来提高频谱的利用率，例如ofdm等调制方式。这些调制方式比传统的调制方式在单位带宽内包含更多的信息，但是带来包络的变化，导致信号有非常高的峰均比，这导致功率放大器需要回退大量的功率才能满足上述高峰均比调制信号的线性度要求。功率回退又导致功率放大器大多数时间都工作在较小的输出功率状态下，因此效率非常低。为解决此问题，学术界提出了基于开关功率放大器的极坐标发射机电路结构，如图1所示。调制信号首先通过限幅器变成相位调制信号。与此同时，调制信号的幅度被包络检波器检测出。这样幅度信息和相位信息就被分离开来了。这里的非线性功放一般采用class-e功率放大器。由于class-e功率放大器的输出功率和电源电压的平方成正比，所以将包络加载到非线性功放的电源电压上，这样功率放大器的输出也包含了幅度信息。极坐标发射机的好处是用到了一个高效率的开关功放。在不影响开关功放效率的情况下，使得开关功放线性化。这种结果解决了发射机线性化和效率的矛盾。

在极坐标发射机当中，class-e功放的电源电压是在不断变化的。由于class-e攻放漏端电压最高可以达到3.56倍的电源电压，为了提高攻放的可靠性，防止晶体管被击穿，一般都采用自偏置技术。然而变化的电源电压使得class-e攻放在电源的电压比较低时，效率降低太多。功放中开关切换的时间比较长而导致功放效率比较低的两个难点亟待解决。

技术实现要素：

(一)要解决的技术问题

本发明的目的在于提供一种class-e功率放大器，用以解决开关切换的时间长且功放效率低的问题。

(二)技术方案

本发明提供一种class-e功率放大器，包括依信号流依次连接的输入匹配网络、驱动级、二次谐波滤除模块、输出级、高次谐波滤除模块、输出匹配网络，其中，该功率放大器还包括四次谐波滤除模块，并联于二次谐波滤除模块两侧，用于使驱动信号成为方波，缩短开关的切换时间。

其中，四次谐波滤除模块包括串联连接的一第四电感l4和一第四电容c4，第四电容c4的一端接地，另一端接第四电感l4的一端，第四电感l4的另一端接驱动级；其中：

第四电感l4，用于通直流，阻交流；

第四电容c4，用于通交流，阻直流。

其中，所述二次谐波滤除模块用于滤除二次谐波分量，包括一第三电感l3和一第三电容c3，第三电容c3的一端接地，另一端接第三电感l3的一端，第三电感l3的另一端接驱动级；

第三电感l3，用于通直流，阻交流；

第三电容c3，用于通交流，阻直流。

其中，该class-e功率放大器还包括二极管自偏置，二极管自偏置的输出端与输出级共栅晶体的栅端相连，用于给输出级共栅晶体管提供合理的直流偏置，防止功率放大器的效率在电源电压变低时降低过多。

其中，所述二极管自偏置包括串联连接的一第五晶体管m5和一第六晶体管m6；第五晶体管m5的源端接地，第五晶体管m5的漏端和第六晶体管m6的漏断相连，第六晶体管m6的源端接高电平，第五晶体管m5的漏端和栅端相连，第六晶体管m6的漏端和栅端端相连，并且，共用的漏端连接输出级共栅晶体的栅端。

其中，所述输出级包括串联连接的一第六电感l6、一第四晶体管m4和一第三晶体管m3；第六电感l6一端接高电平，第六电感l6的另一端连接第四晶体管m4的漏端，第四晶体管m4的源端和第三晶体管m3的漏端相连，第三晶体管m3的源端接地；一第二电阻r2和一第六电容c6并联于第四晶体管m4和第三晶体管m3的两端，该第二电阻r2和第六电容c6串联连接，第二电阻r2的一端连接第四晶体管m4的漏端，第二电阻r2的另一端连接第六电容c6的一端，第六电容c6的另一端连接第三晶体管m3的接地端；一第七电容c7并联于第四晶体管m4的两端；第四晶体管m4的栅端与第二电阻r2和第六电容c6共用的一端口连接，并与二极管自偏置共用的漏端连接，第四晶体管m4即共栅晶体管。

其中，所述驱动级包括串联连接的一第二电感l2，一第二晶体管m2和一第一晶体管m1；第二电感l2一端连接高电平，另一端连接第二晶体管m2的漏端；第二晶体管m2的源端连接第一晶体管m1的漏端，第一晶体管m1的源端接地；第一电阻r1与第二电容c2串联后再并联于第二电感l2，第二晶体管m2和第一晶体管m1的两端，第一电阻r1一端连接高电平，另一端连接第二电容c2的一端，第二电容c2的另一端接地；第二晶体管m2的栅端接第一电阻r1与第二电容c2共用的一端，第一晶体管m1的栅端与输入匹配网络相连；第二体管m2的漏端同时连接第三电感l3和第四电感l4接驱动级的一端。

(三)有益效果

本发明的class-e功率放大器，具有的积极效果在于：

(1)本发明的class-e功率放大器，在驱动级的输出采用四次谐波滤除电路，使得驱动信号更加接近方波，这样就使得开关的切换时间变短。

(2)本发明的class-e功率放大器，在输出级的共栅晶体管栅端采用二极管构成的自偏置技术，防止了电源电压过低时，偏置电压过低，以及偏置电压过低带来的功放效率过低。

附图说明

图1为本发明的一种具体实施例的极坐标发射机电路结构图。

图2为本发明的一种具体实施例的class-e功率放大器电路结构图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明作进一步的详细说明。

幅度调制和相位调制相结合的信号调制方式存在包络变化的问题，导致信号有非常高的峰均比，为满足高峰均比调制信号的线性度要求，功率放大器需要回退大量的功率，因此大多数时间功率放大器都工作在较小的输出功率状态下，效率非常低。为解决线性功率放大器效率低下的问题，通常采用极坐标发射机。

图1为本发明的一种具体实施例的极坐标发射机电路结构图。如图1所示，调制信号首先通过限幅器变成相位调制信号，经延时器调制延时进入非线性功放的信号输入端口；与此同时，调制信号的幅度被包络检波器检测出，包络检波器检测出的信号幅度微弱，经幅度放大器对检测到的微弱包络信号进行放大，后进入非线性功放的电源电压端口。延时器的作用使相位信号和幅度信号能够同时进入非线性功放。其中常用的非线性功放为经典的class-e功率放大器。

本发明在经典的class-e电路结构基础上，在驱动级的输出端采用了四次谐波滤除电路，使得加载到输出级的共源晶体管栅端的电压更加接近方波，这样输出级的共源晶体管可以更快地在开与关之间进行切换，减小了开关的过渡时间，导致开关两端的电压和电流的交叠比较小，使得功放的效率提高。在输出级的共栅晶体管栅端采用了二极管构成的自偏置电路，这样使得输出级的电源电压变得比较低时，输出级共栅晶体管的栅端偏置电压仍然能保持适合的大小，当输出级的电源电压变低时，功放的效率回退比较小。

图2为本发明的一种具体实施例的class-e功率放大器电路结构图，

该class-e功率放大器，包括依信号流依次连接的输入匹配网络、驱动级、二次谐波滤除模块、输出级、高次谐波滤除模块、输出匹配网络，其中，该功率放大器还包括四次谐波滤除模块，并联于二次谐波滤除模块两侧，用于使驱动信号成为方波，缩短开关的切换时间。其中，四次谐波滤除模块包括串联连接的一第四电感l4和一第四电容c4，第四电容c4的一端接地，另一端接第四电感l4的一端，第四电感l4的另一端接驱动级；第四电感l4，用于通直流，阻交流；第四电容c4，用于通交流，阻直流。

其中，二次谐波滤除模块用于滤除二次谐波分量，包括一第三电感l3和一第三电容c3；第三电容c3的一端接地，另一端接第三电感l3的一端，第三电感l3的另一端接驱动级；第三电感l3，用于通直流，阻交流；第三电容c3，用于通交流，阻直流。

其中，该class-e功率放大器还包括二极管自偏置，二极管自偏置的输出端与输出级共栅晶体的栅端相连，用于给输出级共栅晶体管提供合理的直流偏置，防止功率放大器的效率在电源电压变低时降低过多。

其中，所述二极管自偏置包括串联连接的一第五晶体管m5和一第六晶体管m6；第五晶体管m5的源端接地，第五晶体管m5的漏端和第六晶体管m6的漏断相连，第六晶体管m6的源端接高电平，第五晶体管m5的漏端和栅端相连，第六晶体管m6的漏端和栅端端相连，并且，共用的漏端连接输出级共栅晶体的栅端。

其中，所述输出级包括串联连接的一第六电感l6、一第四晶体管m4和一第三晶体管m3；第六电感l6一端接高电平，第六电感l6的另一端连接第四晶体管m4的漏端，第四晶体管m4的源端和第三晶体管m3的漏端相连，第三晶体管m3的源端接地；一第二电阻r2和一第六电容c6并联于第四晶体管m4和第三晶体管m3的两端，该第二电阻r2和第六电容c6串联连接，第二电阻r2的一端连接第四晶体管m4的漏端，第二电阻r2的另一端连接第六电容c6的一端，第六电容c6的另一端连接第三晶体管m3的接地端；一第七电容c7并联于第四晶体管m4的两端；第四晶体管m4的栅端与第二电阻r2和第六电容c6共用的一端口连接，并与二极管自偏置共用的漏端连接，第四晶体管m4即共栅晶体管。

其中，驱动级包括串联连接的一第二电感l2，一第二晶体管m2和一第一晶体管m1；第二电感l2一端连接高电平，另一端连接第二晶体管m2的漏端；第二晶体管m2的源端连接第一晶体管m1的漏端，第一晶体管m1的源端接地；第一电阻r1与第二电容c2串联后再并联于第二电感l2，第二晶体管m2和第一晶体管m1的两端，第一电阻r1一端连接高电平，另一端连接第二电容c2的一端，第二电容c2的另一端接地；第二晶体管m2的栅端接第一电阻r1与第二电容c2共用的一端，第一晶体管m1的栅端与输入匹配网络相连；第二体管m2的漏端同时连接第三电感l3和第四电感l4接驱动级的一端。

该功率放大器的输入匹配网络包括一第一电容c1和一第一电感l1，输入信号vin，即延时器与非线性功放的连接端口，延时器输出的信号，作为输入信号vin进入非线性功放，在本发明中，即延时器输出的信号，作为输入信号vin，进入class-e功率放大器；第一电容c1一端连接输入信号vin，另一端连接第一电感l1的一端，电感l1的另一端接偏压vbias1。

其中，所述驱动级包括串联连接的一第二电感l2，一第二晶体管m2和一第一晶体管m1；第二电感l2一端连接高电平vdd1，另一端连接第二晶体管m2的漏端；第二晶体管m2的源端连接第一晶体管m1的漏端，第一晶体管m1的源端接地；第一电阻r1与第二电容c2串联后再并联于第二电感l2，第二晶体管m2和第一晶体管m1的两端，第一电阻r1一端连接高电平vdd1，另一端连接第二电容c2的一端，第二电容c2的另一端接地；第二晶体管m2的栅端接第一电阻r1与第二电容c2共用的一端，第一晶体管m1的栅端与输入匹配网络相连；第二体管m2的漏端同时连接第三电感l3和第四电感l4接驱动级的一端。

其中，高次谐波滤除模块包括一第八电容c8和一第七电感l7，第八电容c8和第七电感l7串联连接，第八电容c8的一端连接输出级中第四晶体管m4的漏端，另一端连接第七电感l7，高次谐波滤除模块用于在基波时谐振滤除高次谐波。

其中，输出匹配网络包括一第八电感l8和一第九电容c9，第八电感l8和第九电容c9串联连接，第八电感l8的一端与高次谐波滤除模块的第七电感l7连接，一端与第九电容c9的一端连接，第九电容c9的另一端接地，整个class-e功率放大器的输出vout为第八电感l8和第九电容c9的共用端。

如图所示，该功率放大器还包括c5和l5，c5一端连接第三电感l3和第四电感l4接驱动级的一端，另一端接l5的一端，l5的另一端接偏压vbias2；c5用于通交流，隔直流；l5的作用有两个：(1)直流偏置；(2)对m3的栅源寄生电容在基频时产生谐振。其中，vdd1＜vdd2＜vdd3；vbias1＜vbias2.

方波是由各奇次谐波构成的，假设方波的角频率为ω0，写成表达式为：

v(t)square＝a1cos(ω0t)+a3cos(3ω0t)+a5cos(5ω0t)+a7cos(7ω0t)......(1)

而驱动级输出的波形表达式为：

v(t)driver＝a0+a1cos(ω0t)+a2cos(2ω0t)+a3cos(3ω0t)+a4cos(4ω0t)+......(2)

理想情况下，希望驱动级输出的波形为方波，而实际中，驱动级输出波形包含各次谐波分量，为了使得驱动级的输出波形更加接近方波，电感l3和电容c3在二次谐波谐振，这样最大的偶次谐波分量被滤除掉了。但是四次谐波分量也是比较大的，仅次于二次谐波分量，如果能够将其滤除，那么驱动级输出的波形就更加接近方波了。所以在驱动级的输出端加了电感l4和电容c4串联形成的四次谐波滤除电路，即：

这样四次谐波被短接到地。偶次谐波分量当中最大的两个谐波分量被滤除了，此时驱动级的输出波形为：

v(t)driver＝a0+a1cos(ω0t)+a3cos(3ω0t)+a5cos(5ω0t)+a6cos(6ω0t)......(4)

这样驱动级输出端的波形就更加接近方波，输出波形的边缘更加陡峭，使得输出级的共源晶体管m3更快进行切换，减小了电压和电流的交叠，从而提高了功率放大器的效率。

工作在极坐标发射机当中的class-e攻放的电源电压随着包络信号要发生变化，由于输出级的晶体管m4采用的是自偏置。如果没有m5和m6形成的二极管自偏置电路，那么晶体管m4栅极的直流偏置电压就等于电源电压vdd3。当电源电压vdd3随着包络变得很小时，那么晶体管m4栅极的直流偏置电压也随之变得非常小，这样就会导致功率放大器的效率变得非常小。为了解决这一问题，在电路中加了由晶体管m5和m6形成的二极管偏置电路。晶体管构成的二极管实际上就是电阻，那么它们各自的电阻大小为1/gm5和1/gm6。而跨导的大小为：

上式当中，μ5，6对于晶体管m5而言，就是电子的迁移率，对于晶体管m6而言，就是空穴的迁移率。cox代表的是晶体管m5和m6的单位面积的栅氧化层电容，分别代表着晶体管m5和m6的宽长比，id5，6代表着晶体管m5和m6的漏极电流大小。通过(5)式可以发现，改变晶体管m5和m6的宽长比，就可以改变相应的跨导大小，进而可以改变晶体管m5和m6的电阻大小。根据电路的叠加原理，当只有电源电压vdd2作用时，不考虑电源电压vdd3时，此时晶体管m4栅端的电压大小为：

当只有电源电压vdd3作用时，不考虑电源电压vdd2时，此时晶体管m4栅端的电压大小为：

这样晶体管m4栅端的电压g4为：

从(11)当中可以看到，由于有电源电压vdd2的存在，所以当电源电压vdd3变得非常低的时候，只要电源电压vdd2、晶体管m5和晶体管m6尺寸以及电阻r2设置合理，那么晶体管m4栅端的电压g4就不会变得太低，防止功率放大器效率降低太多。通过这种方式，既可以通过电阻r2实现自偏置，又可以防止当电源电压vdd3变得过低时，造成功率放大器效率的恶化。此外，采用晶体管m5和m6来实现分压比用电阻来实现分压节省芯片面积。

以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。