本发明涉及一种rc张弛振荡器,特别是涉及一种无比较器的rc张弛振荡器。
背景技术:
时钟电路广泛应用在植入式医疗器件、无线传感器网络等低功耗的电子设备中。例如,在无线传感器网络中,时钟电路作为计时器,周期性的唤醒节点收发信号。当节点同步传输信号时,振荡器的频率的稳定性至关重要。在无线通信中,接收器和发射器必须保持同步,以保证数据包能够正确传送,这也要求时钟信号具有稳定的频率。rc张弛振荡器具有低功耗,易于片上集成的特点,非常适合于应用在这些低功耗电子设备中。
参照图5。文献“s.l.j.gierkinkande.vantuij,acoupledsawtoothoscillatorcombininglowjitterwithhighcontrollinearity[j],ieeejournalofsolid-statecircuits,vol.37,no.6,pp.702-710,jun2002.”公开了一种张弛振荡器电路。该结构主要包括一个电容充放电电路、两个比较器和一个rs触发器。在充放电电路中,充电电流源iref1与开关s1的一端相连,放电电流源iref2与开关s2一端相连,开关s1和开关s2的另一端连接到电容c正端,电容c的负端接地。电容c的正端vc与比较器cmp1的同相端和比较器cmp2的反向端相连,比较器cmp1的反向端连接参考电平vh,比较器cmp2的同相端连接参考电平vl。比较器cmp1的输出连接rs触发器的r端,比较器cmp2的输出连接rs触发器的s端。rs触发器的输出端q端控制开关s1,rs触发器的输出端
技术实现要素:
为了克服现有rc张弛振荡器频率稳定性差的不足,本发明提供一种无比较器的rc张弛振荡器。该rc张弛振荡器包括电容充放电电路、缓冲器、多路选择器和伪反相器链。电容充放电电路的输出端vramp与缓冲器的输入端相连;缓冲器的输出端vh和输出端vl与多路选择器的输入端相连;多路选择器的输出端vls与反相器链的输入端相连;反相器链的输出端φ和输出端
本发明解决其技术问题所采用的技术方案是:一种无比较器的rc张弛振荡器,其特点是包括电容充放电电路1、缓冲器2、多路选择器3和伪反相器链4。电容充放电电路1的输出vramp与缓冲器2的输入相连;缓冲器的输出vh和输出vl与多路选择器3的输入相连;多路选择器3的输出vls与伪反相器链4的输入相连;伪反相器链4的输出φ和输出
所述电容充放电电路1由充电电流源iref1、放电电流源iref2、开关s1、开关s2和电容c组成。开关s1的一端与充电电流源iref1相连,另一端与电容正端vramp相连;开关s2的一端与放电电流源iref2相连,另一端与电容正端vramp相连。开关s1和开关s2分别由伪反相器链4的输出φ和输出
所述缓冲器2由nmos管m0,电阻r和电流源iref3组成。nmos管m0,其栅极与电容充放电电路1的输出vramp相连,其漏极与电源相连,其源极与电阻r的一端相连。电阻r的另一端与电流源iref3相连。电阻r的两端分别为缓冲器2的输出vh和输出vl。
所述多路选择器3由开关s3和开关s4组成二选一的多路选择器。开关s3的一端与缓冲器2的输出vh相连,另一端与伪反相器链4的输入vls相连。开关s4的一端与缓冲器2的输出vl相连,另一端与伪反相器链4的输入vls相连。开关s3和开关s4分别由伪反相器链4的输出φ和输出
所述伪反相器链4由四级伪反相器组成。第一级伪反相器inv1的输入与多路选择器3的输出vls相连;第二级伪反相器inv2的输入与第一级伪反相器inv1的输出相连;第三级伪反相器inv3的输入与第二级伪反相器inv2的输出相连;第四级伪反相器inv4的输入与第三级伪反相器inv3的输出相连。第三级伪反相器的输出为φ,第四级伪反相器的输出为
本发明的有益效果是:该rc张弛振荡器包括电容充放电电路、缓冲器、多路选择器和伪反相器链。电容充放电电路的输出端vramp与缓冲器的输入端相连;缓冲器的输出端vh和输出端vl与多路选择器的输入端相连;多路选择器的输出端vls与反相器链的输入端相连;反相器链的输出端φ和输出端
下面结合附图和具体实施方式对本发明作详细说明。
附图说明
图1是本发明无比较器的rc张弛振荡器的结构框图。
图2是本发明无比较器的rc张弛振荡器电路的原理图。
图3是本发明无比较器的rc张弛振荡器工作原理示意图。
图4是本发明实施例无比较器的rc张弛振荡器的电路图。
图5是背景技术rc张弛振荡器的电路图。
图中,1-电容充放电电路,2-缓冲器,3-多路选择器,4-伪反相器链。
具体实施方式
以下实施例参照图1~4。
本发明无比较器的rc张弛振荡器包括电容充放电电路1、缓冲器2、多路选择器3和伪反相器链4。
所述电容充放电电路1由电流镜像电路、充电支路、放电支路以及电容c组成。其中,电流镜像电路由pmos管m1、pmos管m2和pmos管m4组成;充电支路由pmos管m3和pmos管m7组成;放电支路由nmos管m5和nmos管m8组成。pmos管m1、m2、m3,其栅极相连,构成电流镜结构;其源极相连,并连接到电源。nmos管m4与nmos管m5,其栅极相连,构成电流镜结构;其源极相连,并连接到地。pmos管m3的漏极与pmos管m7的源极相连,构成充电支路。nmos管m5的漏极与nmos管m8的源极相连,构成放电支路。pmos管m7的漏极和nmos管m8的漏极与电容c的正端相连,电容c的正端为电容充放电电路1的输出vramp。pmos管m7与pmos管m8的栅极相连,并与伪反相器链4的输出φ相连。
参考电流iref由电流产生电路产生,通过pmos管m1镜像到pmos管m2和pmos管m3,通过nmos管m4镜像到nmos管m5。pmos管m7和nmos管m8为开关器件。当pmos管m7/nmos管m8的栅极为低电平时,pmos管m7导通,流过pmos管m3和pmos管m7的电流对电容c进行充电,电容c上的电压线性升高。当pmos管m7/nmos管m8的栅极为高电平时,nmos管m8导通,流过nmos管m8和nmos管m5的电流对电容c进行放电,电容c上的电压线性降低。采用这种工作方式,在电容c上产生周期性的三角波信号。
所述缓冲器2由nmos管m0,电阻r和nmos管m6组成。nmos管m0,其栅极与电容充放电电路1的输出vramp相连,其漏极与电源相连,其源极与电阻r的一端相连。nmos管m6,其栅极与m4的栅极相连,其漏极与电阻r的另一端相连,其源极与地相连。nmos管m0的源极为缓冲器的一个输出vh,nmos管m6的漏极为缓冲器的另一个输出vl。
缓冲器2的输出vh和输出vl的电压能够跟随电容充放电电路1的输出vramp变化,并且始终比电容充放电电路1的输出vramp电压低一个固定的直流量。nmos管m0的衬底和源极连接,从而避免了沟道调制效应,使nmos管m0的阈值电压保持不变,从而使nmos管m0的栅源电压差恒定。
所述多路选择器3由nmos管m19和nmos管m20组成二选一的多路选择器。nmos管m19,其栅极与伪反相器链4的输出
多路选择器3根据伪反相器链4的输出φ和输出
所述伪反相器链4由四级伪反相器组成。由于多路选择器3的输出vls的电压为中间电平的电压,采用传统的反相器判断电平高低会产生很大的短路电流。采用伪反相器结构,可以避免短路电流。第一级伪反相器是在传统反相器的pmos管m9/nmos管m10的源极分别增加了限流电阻rp1-rp2/rn1-rn2,并且增加了pmos管m11和nmos管m12产生一定的迟滞。并且,伪反相器的延迟时间由电阻rp1-rp2/rn1-rn2的值决定,通过调整电阻的大小可以改变伪反向器的延迟时间。为了进一步减小短路电流,pmos管m9和nmos管m10采用高阈值电压的器件实现。第二级反相器采用传统的反相器结构,pmos管m13和nmos管m14仍然使用高阈值电压器件,以避免短路电流。第三级采用传统反相器结构,pmos管m15和nmos管m16均使用普通阈值电压器件。第四级反相器采用传统反相器结构,pmos管m17和nmos管m18均使用普通阈值电压器件。
本发明的原理:
参照图2-3。在状态φ=0时,开关s1和开关s4导通,开关s2和开关s3关断。电容c通过电流源iref1对节点vramp充电,节点vramp的电压上升,节点vls跟随节点vramp的电压。当节点vls的电压超过反相器链的阈值电压时,输出信号φ翻转,电路转换到φ=1的状态,使开关s1和开关s4关断,开关s2和开关s3导通,节点vls从电压vh阶跃到电压vl,电容c通过电流源iref2对节点vramp进行放电,节点vramp的电压开始下降。当节点vls的电压低于反相器链的阈值电压时,输出信号φ翻转,电路转换到φ=0的状态,节点vls从电压vh阶跃到电压vl。每次状态切换时,节点vls的阶跃电压δv为
δv=vh-vl=iref×r(1)
根据电容c的充放电关系,
c×δv=iref×t/2(2)
由式(1)和(2)得到振荡器的时钟周期t为
t=2×r×c(3)
根据式(3),振荡器的时钟频率由电阻r和电容c决定,与充放电电流大小和反相器链的阈值电压无关。该电路没有使用比较器,从而避免了比较器的失调和延时随工艺、电压、温度的变化对时钟频率的影响。