一种开关电路的制作方法

文档序号:11216751
一种开关电路的制造方法与工艺

本发明涉及照明技术领域,特别是涉及一种开关电路。



背景技术:

随着LED技术的发展以及绿色照明指导方针的推广,人们对灯具的节能和调光调色的需求越来越大,用可靠低廉的技术来营造一个舒适健康且满足国家节能减排要求的光环境非常重要。

目前市场上可以通过控制墙壁开关来控制灯具工作在不同功率或者色温状态下。例如,现以一个带色温A和色温B的灯具为例进行说明,通过控制墙壁开关的断开和闭合,可以控制灯具的工作状态依次如下:AB都亮、A亮B灭、A灭B亮,即每一次开关动作,都会将灯具的当前工作状态切换至下一个状态,且这三种状态之间的切换过程是一个循环的过程。若要达到灯具的上述工作效果,一般采取的方式是基于单片机等可编程芯片的工作方式,即通过程序的设定来实现灯具不同状态的切换,但该方案的缺点是,单片机价格不菲、需要结合外置供电电路,并且还需相应的编程人员来编写代码,从而使得采用该方式的生产成本较高。



技术实现要素:

鉴于上述问题,提出了本发明以便提供一种克服上述问题或者至少部分地解决上述问题的开关电路。

根据本发明的一方面,提供了一种开关电路,包括:

芯片,至少包括第一D触发器及第二D触发器,其中,所述第一D触发器至少具有SD1引脚、CP1引脚、CD1引脚及第一输出引脚;所述第二D触发器至少具有SD2引脚、CP2引脚、CD2引脚及第二输出引脚;

上电置位电路,与所述SD1引脚和所述SD2引脚分别连接,在加载输入电压时,分别输入高电平至所述SD1引脚和所述SD2引脚,控制所述第一输出引脚和所述第二输出引脚均输出高电平;

置位清零电路,与所述SD1引脚和所述SD2引脚分别连接,在所述第一输出引脚和所述第二输出引脚均输出高电平时,对所述SD1引脚和所述SD2引脚清零;以及在所述第一输出引脚和所述第二输出引脚均输出低电平时,对所述SD1引脚和所述SD2引脚置位;

第一采集电路,与所述CP1引脚连接,采集所述输入电压并输入至所述CP1引脚,若所述SD1引脚和所述CD1引脚均输入低电平,且所述输入电压由低电平切换至高电平时,控制所述第一输出引脚的输出电平由高电平切换至低电平或者由低电平切换至高电平;

第二采集电路,与所述第一输出引脚和所述CP2引脚分别连接,采集所述第一输出引脚的输出信号并输入至所述CP2引脚,若所述SD2引脚和所述的CD2引脚均输入低电平,且所述输入电压由低电平切换至高电平时,控制所述第二输出引脚的输出电平由高电平切换至低电平。

可选地,所述芯片为HEF4013B芯片。

可选地,若所述第一输出引脚和所述第二输出引脚均连接外部光源,则

所述第一输出引脚输出高电平控制其连接的所述外部光源点亮;

所述第二输出引脚输出低电平控制其连接的所述外部光源熄灭。

可选地,所述的开关电路还包括:

开关,与外部供电电源连接,所述开关闭合,控制所述外部供电电源提供的输入电压由低电平切换至高电平,所述开关断开,控制所述输入电压由高电平切换至低电平。

可选地,所述的开关电路还包括:

稳压电路,连接至外部供电电源,将所述外部供电电源提供的输入电压稳定至预设电压值;

所述第二D触发器还包括电源引脚,所述电源引脚连接至所述稳压电路,所述稳压电路稳定的预设电压值输入至所述电源引脚,以对所述芯片进行供电。

可选地,所述稳压电路包括:

降压组件,与所述外部供电电源连接,并对所述外部供电电源提供的输入电压进行降压;

线性稳压组件,与所述降压组件连接,将所述降压组件降压后的电压信号稳定至预设电压值并输入至所述第二D触发器的电源引脚。

可选地,所述降压组件包括并联的多个电阻,所述线性稳压组件包括三极管、连接至所述三极管基极的第一电阻和稳压管、以及连接至所述三极管集电极的二极管,其中,

并联后的多个电阻连接至所述二极管的正极,所述二极管负极连接至所述三极管的集电极,控制流经所述并联后的多个电阻的电流流向所述三极管的发射极;

所述第一电阻分别连接所述二极管的负极和所述三极管的基极,为所述三极管提供基极电流;

所述稳压管分别连接地端和所述三极管的基极,稳定所述三极管的基极电压,进而将所述三极管的发射极电压稳定至预设电压值,使所述线性稳压组件输出稳定的预设电压。

可选地,所述上电置位电路包括第一充放电元件和第二充放电元件;

所述第一充放电元件的一端和所述第二充放电元件一端均与所述稳压电路的输出端连接,在加载所述输入电压时,所述第一充放电元件和所述第二充放电元件均开始进行充电,以使所述稳压电路的输出端电压增加至所述预设电压值,并分别向SD2引脚和SD1引脚输入高电平。

可选地,所述第一充放电元件和/或所述第二充放电元件采用电容元件。

可选地,所述置位清零电路,包括:

第一清零元件,与所述第一充放电元件的另一端分别连接,在所述CD2引脚输入低电平,且由所述第一充放电元件向所述SD2引脚输入高电平后,将所述SD2引脚的高电平拉低,对所述SD2引脚清零;

第二清零元件,与所述第二充放电元件的另一端连接,在所述CD1引脚输入低电平,且由所述第二充放电元件向所述SD1引脚输入高电平后,控制所述SD1引脚的输出电平由高电平切换至低电平,对所述SD1引脚清零。

可选地,所述第一清零元件包括电阻元件,所述第二清零元件包括二极管元件。

可选地,所述第一采集电路包括:第三充放电元件以及依次串联连接的多个分压元件;

所述第三充放电元件的一端连接外部供电电源和串联后的所述多个分压元件的一端,另一端连接地端,在所述外部供电电源提供的输入电压由低电平切换至高电平时进行充电;

所述多个分压元件串联后,另一端与所述CP1引脚连接,在所述输入电压由高电平切换至低电平时,所述第三充放电元件通过所述多个分压元件进行放电。

可选地,所述第三充放电元件包括电容元件,所述分压元件包括电阻元件。

在本发明实施例中,开关电路包括具备至少两个D触发器的芯片,各D触发器包括多个引脚,当开关电路上电时,由上电置位电路控制第一D触发器的第一输出引脚和第二D触发器第二输出引脚均输出高电平,以达到芯片的第一个输出状态。然后在第一采集电路采集到输入电压由低电平切换至高电平时,即采集到上升沿时,将该上升沿输入至第一D触发器的CP1引脚,控制的第一输出引脚的输出电平由高电平切换至低电平或者由低电平切换至高电平,并在第二采集电路采集到第一输出引脚由低电平切换至高电平时,即采集到上升沿时,将该上升沿输入至第二D触发器的CP2引脚,控制第二输出引脚的输出电平由高电平切换至低电平,从而可以分别达到芯片的第二个和第三个输出状态。由此,本发明实施例通过控制并采集输入电压的状态能够对芯片的输出状态进行切换,从而有效地实现上电时芯片的两个输出引脚均输出高电平、第一输出引脚输出高电平且第二输出引脚输出低电平、第一输出引脚输出低电平且第二输出引脚输出高电平这样的时序关系。

进一步地,通过采用置位清零电路对SD1引脚和SD2引脚置位,可以在后续输入电压再次由低电平切换至高电平时,上述三个状态轮回出现。

上述说明仅是本发明技术方案的概述,为了能够更清楚了解本发明的技术手段,而可依照说明书的内容予以实施,并且为了让本发明的上述和其它目的、特征和优点能够更明显易懂,以下特举本发明的具体实施方式。

根据下文结合附图对本发明具体实施例的详细描述,本领域技术人员将会更加明了本发明的上述以及其他目的、优点和特征。

附图说明

通过阅读下文优选实施方式的详细描述,各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的,而并不认为是对本发明的限制。而且在整个附图中,用相同的参考符号表示相同的部件。在附图中:

图1示出了根据本发明一个实施例的开关电路的结构示意图;

图2示出了根据本发明另一个实施例的开关电路的结构示意图;

图3示出了根据本发明一个实施例的开关电路A点电流的波形图;

图4a示出了根据本发明一个实施例的开关电路的一个状态的SD1引脚、SD2引脚、VDD引脚的波形图;

图4b示出了根据本发明一个实施例的开关电路的一个状态的输出引脚的波形图;

图4c示出了根据本发明一个实施例的开关电路的另一个状态的SD1引脚、SD2引脚、VDD引脚的波形图;

图4d示出了根据本发明另一个实施例的开关电路的另一个状态的输出引脚的波形图;

图4e示出了根据本发明再一个实施例的开关电路的再一个状态的SD1引脚、SD2引脚、VDD引脚、以及输出引脚的波形图;

图4f示出了根据本发明另一个实施例的开关电路的SD1引脚、SD2引脚、VDD引脚、以及输出引脚的波形图;

图4g示出了根据本发明再一个实施例的开关电路的SD1引脚、SD2引脚、VDD引脚以及输出引脚的波形图;以及

图5示出了根据本发明一个实施例的开关电路一个完整周期的SD1引脚、SD2引脚、VDD引脚以及输出引脚的波形图。

具体实施方式

下面将参照附图更详细地描述本公开的示例性实施例。虽然附图中显示了本公开的示例性实施例,然而应当理解,可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反,提供这些实施例是为了能够更透彻地理解本公开,并且能够将本公开的范围完整的传达给本领域的技术人员。

为解决上述技术问题,本发明实施例提供了一种开关电路。首先,对本发明实施例中出现的名词进行如下解释:

高电平:指电压值高于芯片工作电压的70%的电压,即电压状态为1;

低电平:指电压值低于芯片工作电压的30%的电压,即电压状态为0;

上升沿:指电平由0变为1的一瞬间;

下降沿:指电平由1变为0的一瞬间;

本发明实施例中提到的所有高电平都是1,低电平都是0。

因此,当芯片工作在不同电压值时,高电平和低电平的界限值不同。例如,当芯片工作电压为5V时,大于5*70%=3.5V的电压值为高电平,小于5*30%=1.5V的电压值为低电平;当芯片工作电压为10V时,大于10*70%=7V的电压值为高电平,小于10*30%=3V的电压值为低电平;当芯片工作电压为15V时,大于15*70%≈11V的电压值为高电平,小于15*30%=4.5V的电压值为低电平。

本发明实施例为了实现灯具A和灯具B依次工作在AB都亮、A亮B灭、A灭B亮的工作状态。采用纯硬件电路来控制芯片的各引脚之间的时序关系,从而控制开关的状态以使灯具依次工作在AB都亮、A亮B灭、A灭B亮的工作状态。

本发明实施例可以采用内置2个独立D触发器的HEF4013B芯片,利用HEF4013B芯片的两个D触发器,即触发器A和触发器B分别控制两个灯具的工作状态,其中,HEF4013B芯片的真值表如表1所示。

表1

其中,表1中的SD代表置位引脚,该引脚输入为高电平,触发器输出置位,即输出引脚Q输出高电平;

CD代表清零引脚,当SD引脚为低电平,且该CD引脚输入为高电平时,触发器输出清零,即输出引脚Q输出低电平;

CP代表时钟引脚,当SD引脚和CD引脚均为低电平时,CP引脚采集到上升沿时,输出引脚Q的输出与D引脚一致,即此时D引脚为高电平,Q引脚也为高电平,D引脚为低电平,Q引脚也为低电平。

通常在采用纯硬件电路控制灯具的状态时,会将控制开关经过几个电阻降压之后接到HEF4013B芯片的CP引脚,由CP引脚采集开关的状态。如果开关闭合,CP引脚会有电压,如果开关断开,CP引脚就没有电压。当开关由闭合到断开时,外部电压会由0V变为220V,同样,CP引脚的电压也从无到有,此时,CP引脚采集到一个上升沿。若要实现在灯具开启时(即开关闭合时)HEF4013B芯片的两个触发器都输出高电平,则需要将HEF4013B芯片的SD引脚置1。由于SD引脚的优先级高于CP引脚的优先级,因此,若SD引脚置1,那么CP引脚上采集到的上升沿不再有效,并且,无论CP引脚上出现多少次的上升沿,都无法实现触发器状态的改变,触发器的状态将被锁定在全1输出中,从而实现灯具A和灯具B工作在都亮的状态。

后续,若需要通过控制开关来切换到灯具的其他工作状态,就必须处理好SD引脚,CD引脚以及CP引脚之间的时序关系,即在每次切换开关时,两个触发器的输出状态分别是,上电全高,触发器A高、触发器B低,触发器A低、触发器B高,三种状态可以实现循环切换。但是,在现有技术中无法有效地通过控制开关来达到上述灯具的三种状态,因此,如何合理地处理好芯片中各引脚之间的时序关系很重要。下面以开关电路作为将上文提及的纯硬件电路对本发明实施例进行具体介绍。

参见图1,开关电路,包括芯片,该芯片至少包括第一D触发器及第二D触发器,其中,第一D触发器至少具有SD1引脚、CP1引脚、CD1引脚及第一输出引脚;第二D触发器至少具有SD2引脚、CP2引脚、CD2引脚及第二输出引脚。开关电路还包括分别连接至D触发器的不同引脚上的上电置位电路101-1、101-2,置位清零电路102、102-1、102-2,第一采集电路103以及第二采集电路104。其中,图1所示实施例中的芯片包含了两个互相独立的D触发器,即第一D触发器和第二D触发器,分别对应图1中的触发器U202A和触发器U202B。并且,该实施例的芯片采用HEF4013B芯片,当然,本发明中提及的芯片还可以是其他型号的芯片,本发明实施例对此不做具体限定。

在该实施例中,上电置位电路101-2与触发器U202A的SD1引脚连接,上电置位电路101-1与触发器U202B的SD2引脚连接,在加载外部输入电压时,上电置位电路101-2向SD1引脚输入高电平,上电置位电路101-1向SD2引脚输入高电平,从而控制触发器U202A的第一输出引脚Q1和触发器U202B的第二输出引脚Q2均输出高电平。

置位清零电路102-2与SD1引脚连接,置位清零电路102-1与SD2引脚连接,在Q1引脚和Q2引脚均输出高电平时,置位清零电路102-2对SD1引脚清零,置位清零电路102-1对SD2引脚清零,还可以在Q1引脚和Q2引脚均输出低电平时,置位清零电路102-2对SD1引脚置位,置位清零电路102-1对SD2引脚置位。

第一采集电路103,与触发器U202A的CP1引脚连接,采集输入电压并输入至CP1引脚,若SD1引脚和触发器U202A的CD1引脚均输入低电平,且输入电压由低电平切换至高电平时,控制Q1引脚的输出电平由高电平切换至低电平或者由低电平切换至高电平。

第二采集电路104,与Q1引脚和触发器U202B的CP2引脚分别连接,采集Q1引脚的输出信号并输入至CP2引脚,若SD2引脚和触发器U202B的CD2引脚均输入低电平,且输入电压由低电平切换至高电平时,控制Q2引脚的输出电平由高电平切换至低电平。

在本发明一实施例中,第一输出引脚Q1引脚和第二输出引脚Q2均可以连接外部光源,例如LED、CCFL(Cold Cathode Fluorescent Lamp,冷阴极荧光灯管)等。这两个输出引脚连接的光源可以是不同颜色、不同亮度、不同色温等的光源,从而通过调节Q1引脚和Q2引脚的输出状态来调节不同光源的工作状态,进而调节安装有该不同光源的灯具的亮度和颜色。当然,这两个输出引脚连接的光源也可以是相同的光源,本发明实施例对此不做具体限定。

在该实施例中,第二输出引脚Q1输出高电平控制其连接的外部光源点亮,相应的,第二输出引脚Q2输出低电平控制其连接的外部光源熄灭。

参见图1和图2,在本发明一实施例中,开关电路中还可以包括开关S,开关S可以与外部供电电源(图1和图2中均未示出)连接。当开关S闭合,控制外部供电电源提供的输入电压由低电平切换至高电平,当开关S断开,控制输入电压由高电平切换至低电平。在该实施例中,开关S的一端可以连接外部供电电源的火线L,另一端通过二极管D1连接至开关电路中的CON1端子上,以将外部供电电源和开关电路连接。该二极管D1可以对外部供电电源的电流进行整流。

在该实施例中,开关S可以是切换开关,切换开关每产生一次动作,可以实现开关S由断开和闭合的过程。

继续参见图1,为了给HEF4013B芯片提供稳定的工作电压和电流,在本发明一实施例中,开关电路还包括稳压电路105,该稳压电路105连接至外部供电电源,将外部供电电源提供的输入电压稳定至预设电压值。触发器U202B还包括电源引脚VDD,电源引脚VDD连接至稳压电路105。稳压电路105稳定的预设电压值输入至电源引脚105,以对HEF4013B芯片进行供电。HEF4013B芯片允许的最大工作电压为18V,为了使HEF4013B芯片达到良好的工作效果,本发明实施例将预设电压值设置为15V,即稳压电路105可以将外部供电电源提供的输入电压稳定至15V。

在本发明一实施例中,稳压电路105包括降压组件和与其连接的线性稳压组件。其中,降压组件与外部供电电源连接,外部供电电源提供的输入电压经过整流之后,降压组件对整流之后的输入电压进行降压。线性稳压组件可以将降压组件降压后的电压信号稳定至预设电压值并输入至触发器U202B的电源引脚VDD。下面介绍稳压电路105的工作原理。

在该实施例中,考虑到开关电路的功耗问题,因此降压组件中采用了9个电阻元件,每三个电阻元件串联后,再并联,其中,电阻R217、R218、R219串联,电阻R220、R221、R222串联,电阻R201、R202、R210串联。

并且,由于A点电流波形在整流之后为馒头波,具体波形参见图3所示。而且电容C215只是一个100nF的电容,因此,B点的波形波动很大,此时可以通过线性稳压组件将降压组件降压后的电压信号稳定至如15V,并输入至触发器U202B的电源引脚VDD,以使芯片得到一个稳定的15V电压。

线性稳压组件包括三极管Q3、连接至三极管Q3基极的第一电阻R213和稳压管D201、以及连接至三极管Q3集电极的二极管D203。其中,二极管D203的作用是使电流只能流入二极管D209的方向,而不能反向。第一电阻R213为三极管Q3提供基极电流和开启电压,当电流经过三极管Q3时,稳压二极管D201可以将C点的电压稳定至15V,即VD201-Vbe=15V。

下面具体介绍上电置位电路101-1、101-2。

继续参见图1,在本发明一实施例中,开关电路在初次上电时,上电置位电路101-2能够为HEF4013B芯片的SD1引脚提供高电平,上电置位电路101-1能够为SD2引脚提供高电平,即,在HEF4013B芯片上初次加载输入电压时,SD1引脚和SD2引脚均输入高电平。参照表1所示的HEF4013B芯片真值表,当SD引脚存在高电平时,无论CD引脚和CP引脚输入什么电平,芯片的输出引脚Q都输出高电平。

在本发明一实施例中,上电置位电路101-1包括第一充放电元件,上电置位电路101-2包括第二充放电元件,其中,第一充放电元件的一端和第二充放电元件一端均与稳压电路105的输出端连接,在加载输入电压时,第一充放电元件和第二充放电元件均开始进行充电,以使稳压电路105的输出端电压增加至预设电压值,并分别向SD2引脚和SD1引脚输入高电平。在该实施例中,第一充放电元件和/或第二充放电元件可以采用电容元件,例如第一充放电元件为图1所示的电容C213,第二充放电元件为图1所示的电容C209。上电置位电路101-1、101-2的工作原理如下:

在该实施例中,当开关电路的开关S闭合后,电路开始上电,C点处的电压逐渐增加,电容C209和电容C213会开始充电,从而使E点和F点的电压,即触发器U202A的置位引脚SD1和触发器U202B的置位引脚SD2产生一个大约几伏的电压值。此时测得SD1引脚、SD2引脚、VDD引脚的波形图参见图4a所示。上电后,SD1引脚和SD2引脚都有一个几伏的电压(图4a所示为1V电压)。这个几伏的电压值可以使第一输出引脚Q1和第二输出引脚Q2都输出高电平,此时,开关电路的输出引脚的波形图如图4b所示。至此,实现了开关电路的第一个输出状态,即引脚Q1引脚和Q2引脚均输出高电平。此时,HEF4013B芯片各引脚的状态值如表2所示。

表2

下面具体介绍置位清零电路102、102-1、102-2。

在本发明一实施例中,置位清零电路102-1包括第一清零元件,置位清零电路102-2包括第二清零元件,其中,第一清零元件与第一充放电元件的另一端分别连接,在CD2引脚输入低电平,且由第一充放电元件向SD2引脚输入高电平后,将SD2引脚的高电平拉低,并对SD2引脚清零。

第二清零元件与第二充放电元件的另一端连接,在CD1引脚输入低电平,且由第二充放电元件向SD1引脚输入高电平后,控制SD1引脚的输出电平由高电平切换至低电平,对SD1引脚清零。

继续参见图1,在该实施例中,第一清零元件包括电阻元件,第二清零元件包括二极管元件。若第一充放电元件为电容C213,第二充放电元件为电容C209,则第一清零元件采用电阻R209,第二清零元件采用二极管元件D206。置位清零电路102、102-1、102-2的具体工作原理如下:

当SD1引脚和SD2引脚均出现高电平时,HEF4013B芯片的Q1引脚和Q2引脚均输出高电平,相应的,和均输出低电平,此时二极管D206和二极管D208均导通,从而使E点电平被嵌位在二极管D206的导通压降0.7V左右,进而向SD1引脚输入低电平。同时,F点电压由于电阻R209的下拉作用被拉低,进而向SD2引脚输入低电平。由此,在开关电路初次上电,且HEF4013B芯片的2个输出端(即Q1引脚和Q2引脚)均输出高电平之后,SD1引脚和SD2引脚会被立刻清零。此外,置位清零电路102中,将CD1引脚和CD2引脚都与地连接,此时CD1引脚和CD2引脚也均为低电平。

如图4c所示,在开关电路上电后,SD1引脚和SD2引脚上的电压在持续很短时间后很快就被被拉低,使SD1引脚嵌位在0.5V(即二极管D206的压降),SD2引脚通过电阻R209拉低到0V,即SD1引脚和SD2引脚均为低电平。

下面具体介绍第一采集电路103。

在本发明一实施例中,第一采集电路103包括第三充放电元件以及依次串联连接的多个分压元件,其中,第三充放电元件的一端连接外部供电电源和串联后的多个分压元件的一端,另一端连接地端,在外部供电电源提供的输入电压由低电平切换至高电平时进行充电。

多个分压元件串联后,另一端与CP1引脚连接,在输入电压由高电平切换至低电平时,第三充放电元件通过多个分压元件进行放电。在该实施例中,第三充放电元件包括电容元件,分压元件包括电阻元件。例如,第三充放电元件采用图1所示的C215,分压元件采用图1所示的电阻R205、电阻R206、电阻R207和电阻R208,并且各电阻之间互相串联。第一采集电路103的具体工作原理如下:

继续参见图1,在该实施例中,电阻R205、电阻R206、电阻R207和电阻R208的串联对整流之后的A点的馒头波进行分压,并送入CP1引脚。当开关S由断开到闭合时,A点的电压会由低变高,同时经过电阻分压之后的G点的电压也会由低变高,从而使CP1引脚采集到上升沿。

假设没有电容C215,仅靠一个nF级的贴片电容C211,而电容C211的容量太小,不能起到很好的滤波作用,使G点处也存在馒头波,该馒头波会被触发器的CP1引脚理解为不断有上升沿出现,这样会使得触发器的输出产生错误。假如将电容C211替换为uF级的电容,使G处没有馒头波,但是,由于uF级电容的充电时间很长,远远长于SD1引脚上的充电时间,从而造成G点的电平上升很慢,当SD1引脚上的高电平使第一输出引脚Q1输出高电平之后,CP1引脚上才会出现上升沿,这个上升沿会使得Q1输出低电平,从而造成一个开关动作产生了HEF4013B芯片的两个输出状态,因此,这也是错误的输出。此外,开关S断开后,uF级电容的放电时间也很长,使得G点的电压下降很慢,若G点的电压还没有降到低电平时,开关S又产生闭合到打开的动作,G点的电压又开始上升,这会使开关动作产生的上升沿被漏掉,无法有效地控制芯片的输出状态。

因此,为了避免出现上述问题,本发明实施例在第一采集电路103中增加了电容C215,以改变G点的充放电时间。由于电容C215是对A’点进行充电,而A’点电压是输入电流经整流之后的电压,其幅值很大,且电容C215是nF级的电容,容量小,所以电容C215很快会充满,从而使得G点的电压上升很快,即CP1引脚的电压上升很快。由此,CP1引脚上既不会出现馒头波,也不会在SD1引脚置位之后出现上升沿,避免了芯片输出错误。

当开关S断开,开关电路断电后,A’点电压降低,电容C215通过电阻R205、电阻R206、电阻R207和电阻R208放电,由于电阻R205、电阻R206、电阻R207和电阻R208的阻值很大,因此流过各电阻的电流很小,且放电速度较慢,从而可以有效地避免CP1引脚上的快速放电导致CP1引脚上采集到的上升沿不准确,进而避免HEF4013B芯片的错误输出。

采用电容C215解决了上述问题后,当A点电压由低变高,CP1引脚采集到上升沿后,Q1引脚的输出电平发生翻转,即输出由高电平转换至低电平。而此时引脚输出高电平,二极管D206不导通。

下面具体介绍第二采集电路104。

继续参见图1,第二采集电路104将触发器U202A的Q1引脚连接至触发器U202B的CP2引脚上。参照HEF4013B芯片的真值表表1,当触发器U202B的SD2引脚、CD2引脚和D2引脚均为低电平时,Q2引脚的输出状态受CP2引脚控制,即,当CP2引脚出现上升沿时,Q2引脚的输出发生翻转。

参见上文内容,若A点电压由低变高时,CP1引脚采集到上升沿,Q1引脚输出由高电平转换至低电平,此时,CP2引脚采集到由高到低的电压值,即CP2引脚采集到下降沿,参照HEF4013B芯片的真值表表1可知,下降沿无效,Q2引脚保持高电平输出,从而实现了开关电路的第二个状态,即Q1引脚输出低电平,Q2引脚输出高电平。由于引脚仍保持低电平,因此二极管D208仍然导通,E点(即SD1引脚)电平仍然为低电平。此时,开关电路的部分引脚的波形图如图4d所示。并且,HEF4013B芯片各引脚的状态值如表3所示。

表3

若开关电路处于第二个状态时,开关再次由断开到闭合,此时,A点电压又由低变高,CP1引脚采集到上升沿,Q1引脚输出由低电平转换至高电平,此时,CP2引脚采集到由低到高的电压值,即CP2引脚采集到上升沿,Q2引脚的输出电平发生翻转,即输出由高电平转换至低电平,从而实现了开关电路的第三个状态,即Q1引脚输出高电平,Q2引脚输出低电平。此时,开关电路的部分引脚的波形图如图4e所示。并且,HEF4013B芯片各引脚的状态值如表4所示。

表4

在实现了开关电路的三个输出状态之后,若开关S再次由断开到闭合,即A点电平再次由低变高时,CP1引脚采集到上升沿,Q1引脚输出低电平,引脚输出高电平,由于Q1引脚的电压由高到低,所以,与其连接的CP2引脚采集到下降沿,下降沿无效,Q2引脚的输出状态不变,继续保持低电平,且引脚输出高电平。此时,Q1引脚和Q2引脚都输出低电平。二极管D206处于截止状态,使得E点的高电平有效,即SD1引脚输入高电平。并且,由充电后的电容C213对SD2引脚输入高电平。此时,回到开关电路的第一个输出状态,即Q1引脚和Q2引脚都输出高电平。从而实现了开关电路的Q1引脚和Q2引脚的输出由低电平到高电平的翻转,即实现了从00到11的翻转。并且,翻转的时间为ms级别,人眼感受不到翻转产生的变化。在该实施例中,电阻R204的大小决定着从00到11翻转的时间长短,电阻R204的阻值越大,充电时间越长,等待翻转的时间也越长。图4f所示为电阻R204=51K时的开关电路的部分引脚的波形图,图4g为电阻R204=26K时的开关电路的部分引脚的输出波形图。可见,图4f中的a和b之间的长度大于图4g中的a和b之间的长度,并且,当电阻R204=51K时,开关电路从00到11翻转翻转的时间约为72.8ms,当电阻R204=26K时,开关电路从00到11翻转翻转的时间约为57.2ms。

继续参见图1和图2,下面对本发明实施例的开关电路的完整的工作过程进行介绍:

首先,开关S闭合,上电置位电路101-2输入高电平至SD1引脚,使Q1引脚输出高电平,上电置位电路101-1输入高电平至SD2引脚,使Q2引脚输出高电平,达到HEF4013B芯片的第一个输出状态,即开关S电路的第一个工作状态Q1=1,且Q2=1。此时,置位清零电路102-2对SD1引脚,置位清零电路102-1对SD2引脚清零;

其次,开关S第一次断开再闭合,第一采集电路103采集到输入电压由低电平切换至高电平,即采集到上升沿,并将该上升沿输入至CP1引脚,控制Q1引脚的输出电平由高电平切换至低电平,由于CP2引脚连接Q1引脚,因此,CP2引脚采集到下降沿,下降沿无效,Q2引脚的输出电平保持不变。此时,达到HEF4013B芯片的第二个输出状态,即开关电路的第二个工作状态Q1=0,且Q2=1;

然后,开关S第二次断开再闭合,第一采集电路103采集到上升沿,并将该上升沿输入至CP1引脚,控制Q1引脚的输出电平由低电平切换至高电平,相应的,CP2引脚采集到上升沿,上升沿有效,Q2引脚的输出电平由高电平切换至低电平。此时,达到HEF4013B芯片的第三个输出状态,即开关电路的第三个工作状态Q1=1,且Q2=0;

最后,开关S第三次断开再闭合,第一采集电路103采集到上升沿,并将该上升沿输入至CP1引脚,控制Q1引脚输出电平由高电平切换至低电平,并且,CP2引脚采集到下降沿,下降沿无效,Q2引脚的输出状态不变,继续保持低电平。此时,Q1引脚和Q2引脚均输出低电平。此时,置位清零电路102-2对SD1引脚置位,置位清零电路102-1对SD2引脚置位,即又回到了开关电路的第一个工作状态Q1=1,且Q2=1。

之后,若开关S再次从断开到闭合,则重复上述过程。开关电路的上述工作过程的部分引脚的波形图可以参见图5所示。

至此,本领域技术人员应认识到,虽然本文已详尽示出和描述了本发明的多个示例性实施例,但是,在不脱离本发明精神和范围的情况下,仍可根据本发明公开的内容直接确定或推导出符合本发明原理的许多其他变型或修改。因此,本发明的范围应被理解和认定为覆盖了所有这些其他变型或修改。

再多了解一些
当前第1页1 2 3 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1