直接数字式频率合成DDS信号的生成系统及方法与流程

本发明属于计算机技术领域，尤其涉及一种dds信号的生成系统及方法。

背景技术：

随着海洋测量技术的不断发展，多波束测深仪以其测深效率高，测量效果好，无遗漏测量等一系列优点获得广泛应用。因此多波束测深仪应用范围不断扩展。我国在大量进口国外多波束测深仪并且广泛应用的基础上，积累了很多应用及技术方面的经验和技术。最近几年，国产多波束的研制开发也逐步开展起来。

在多波束信号处理过程中，首先要取得多波束多个通道的正交下变频信号。这是通过与相位正交的直接数字频率合成(英文：directdigitalsynthesis，简称：dds)信号混频产生的。因此，首先系统要生成相位正交的dds信号。

常规dds信号生成一般使用如下两种方法：

一种是采用相位累加器方法，预先计算出某频率不同相位时刻的幅值差，在不同的相位时刻，计算出相应的信号值。

另一种方法是查表法，首先预先计算出某频率不同相位时刻的幅值，并对应存储形成该频率下的相位-幅值表。然后在不同的相位时刻，通过查该频率下的相位-幅值表得到相应的幅值。

这两种方法，特别是查表法，在现代无线电通讯，特别是雷达和声纳中已得到广泛应用。它的特点是简单，易使用。随着现场可编程门阵列(英文：field-programmablegatearray，简称：fpga)技术的发展，相位查表生成dds信号可以达到很高速度，用来完成较高频率信号的正交下变频。

但这两种方法的缺点是显而易见的。如果需dds信号频率变化，相应的相位-幅值表就要变化。而且，在信号的每个周期，信号值的数量必须是整数，才能完成连续信号的dds生成，否则就要存储多个周期的不同相位时的信号值。因此，灵活性很差。

此外，要输出某些信号周期与时钟周期无法整除信号时，上述方法则无线实现dds信号的生成。

因此，对于产生不同频率的dds信号，以上方法的系统代价是比较高的。

而在多波束测深仪中，为了达到不同的测量效果，并与不同频率换能器相接。经常要求多波束的工作频率随时可调整。

技术实现要素：

本发明的目的是克服上述两种方法在需要产生不同频率的dds信号时的不足，提供一种利用自回归(英文：autoregressive，简称：ar)模型生成dds信号的方法，在系统代价不增加太多的情况下，使dds信号产生的灵活性大大提高，满足了多波束应用的需要。

为了解决上述技术问题，本发明提供了如下的技术方案：

第一方面，本发明提供了一种dds信号的生成系统，该生成系统包括：时钟输入模块、参数输入模块、计算模块以及下变频器，其中：

该时钟输入模块与该计算模块的时钟输入端电性连接；

该参数输入模块与该计算模块的参数输入端电性连接；

该计算模块的输出端与该下变频器电性连接。

进一步的，该计算模块包括电性连接的计算单元和浮点转定点单元，其中：

该计算单元分别与该时钟输入模块、该参数输入模块电性连接，该浮点转定点单元与该下变频器电性连接。

第二方面，本发明还提供了一种dds信号的生成方法，该生成方法应用于如第一方面所描述的生成系统中，该生成方法包括：

时钟输入模块按照预定的时钟输入频率向计算模块输入时钟信号；

参数输入模块根据该预定的时钟输入频率、需要生成的dds信号的频率以及第一相位，计算出第一组参数，将生成的第一组参数发送给计算模块，所述第一组参数为浮点数；

计算模块将第一组参数中的第一参数和第二参数作为二阶自回归ar模型的初始状态参数，将第一组参数中的第三参数和第四参数作为二阶ar模型的系统常数，依次得到不同时刻的第一组信号值，将第一组信号值均由浮点数转换为定点数后输送至下变频器。

可选的，该生成方法包括：

参数输入模块根据该预定的时钟输入频率、需要生成的该dds信号的频率以及第二相位，计算出第二组参数，将生成的第二组参数发送给计算模块，第二相位与第一相位相差90度，所述第二组参数为浮点数；

计算模块将第二组参数中的第一参数和第二参数作为二阶自回归ar模型的初始状态参数，将第二组参数中的第三参数和第四参数作为二阶ar模型的系统常数，依次得到不同时刻的第二组信号值，将第二组信号值均由浮点数转换为定点数后输入至下变频器，第一组信号和第二组信号为同频正交的两组dds信号。

可选的，该生成方法还包括：

下变频器将收到的第一组信号值和第二组信号值进行下变频处理并输出。

第三方面，本发明还提供了一种dds信号的生成方法，该生成方法包括：

根据预定的时钟输入频率、需要生成的dds信号的频率以及第一相位，计算出第一组参数，所述第一组参数为浮点数；

将该第一组参数中的第一参数和第二参数作为二阶自回归ar模型的初始状态参数，将该第一组参数中的第三参数和第四参数作为该二阶ar模型的系统常数，依次得到不同时刻的第一组信号值。

可选的，该生成方法还包括：

根据该预定的时钟输入频率、需要生成的该dds信号的频率以及第二相位，计算出第二组参数，该第二相位与该第一相位相差90度，所述第二组参数为浮点数；

将该第二组参数中的第一参数和第二参数作为二阶自回归ar模型的初始状态参数，将该第二组参数中的第三参数和第四参数作为该二阶ar模型的系统常数，依次得到不同时刻的第二组信号值，该第一组信号值和该第二组信号值为同频正交的两组dds信号。

可选的，该生成方法包括：

在得到第一组信号后，将第一组信号由浮点数转换为定点数；

在得到第二组信号后，将第二组信号由浮点数转换为定点数；

将转换为定点数的第一组信号和第二组信号进行下变频处理并输出。

根据上述技术方案，本发明可以实现的有益效果至少包括：仅需要利用二阶的ar模型就可以生成同频正交的dds信号，且适用于任一种频率，系统代价小，输入参数极少，灵活性极高，特别适用于随时调节频率的声纳信号正交下变频，具有极大的推广价值。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性的，并不能限制本发明。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本发明的实施例，并与说明书一起用于解释本发明的原理。

图1a是本发明一个实施例提供的dds信号的生成系统的结构示意图；

图1b是本发明另一个实施例提供的dds信号的生成系统的结构示意图

图2a是本发明一个实施例提供的生成第一组dds信号的方法的流程图；

图2b是本发明一个实施例提供的生成同频的第二组dds信号的方法的流程图；

图3是本发明另一个实施例提供的dds信号的生成方法的流程图；

图4a-图4d是本发明一个实施例提供的由四组参数值对应得到的四组dds信号的波形示意图。

具体实施方式

这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本发明相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本发明的一些方面相一致的装置和方法的例子。

ar模型也叫自回归模型，通过输入信号序列的递归完成信号模型的建立，并由此完成信号产生，处理及其它功能。如下式：

y(n)＝a1*y(n-1)+a2*y(n-2)+……am*y(n-m)

其中a1，a2，……am等为不同的系统常数，y(n)，y(n-1)，y(n-m)为不同时刻的信号序列，通过此差分方程依次输出信号序列。而信号的特征由方程的系统常数及方程的初始状态决定。

不同的系统常数及初始状态得出的信号差异非常大。本发明的关键是采用了极简单的二阶ar模型序列，并结合二个初始状态生成dds信号。

二阶ar模型如下式：

y(n)＝a1*y(n-1)+a2*y(n-2)

本发明的难点是：要生成稳定可靠的dds信号，ar模型的回归系数精度要足够高。

因此本发明各实施例采用32位浮点数进行ar递归计算，得出结果后再转化为定点数，并将转换为定点数的信号输给下变频器进行下变频，本申请所涉及到的系统框图如图1所示。

图1a是本发明一个实施例提供的dds信号的生成系统的结构示意图，该生成系统至少包括：时钟输入模块110、参数输入模块120、计算模块130以及下变频器140，其中：时钟输入模块110与计算模块130的时钟输入端电性连接；参数输入模块120与计算模块130的参数输入端电性连接；计算模块130的输出端与下变频器140电性连接。

在一种可能的实现中，请参见图1b所示，该计算模块130可以包括电性连接的计算单元131和浮点转定点单元132，其中：计算单元131分别与时钟输入模块110、参数输入模块120电性连接，浮点转定点单元132与下变频器140电性连接。

很显然，在实际实现时，上述时钟输入模块、参数输入模块中的一种或全部也可以与计算模块作为一个整体。

在实际应用中，上述生成系统可以为多波束测深仪或为多波束测深仪的一部分。

下面结合图2a对本发明利用浮点参数的ar模型生成dds信号的方法进行举例说明。

图2a是本发明一个实施例提供的生成第一组dds信号的方法的流程图，该生成方法可以应用于图1a或图1b所示的生成系统中，该生成方法可以包括：

步骤201，时钟输入模块按照预定的时钟输入频率向计算模块输入时钟信号；

步骤202，参数输入模块根据该预定的时钟输入频率、需要生成的dds信号的频率以及第一相位，计算出第一组参数，并将生成的第一组参数发送给计算模块；

为了保证产生的dds信号的稳定可靠性，本申请各个实施例中作为ar模型的参数均选用了浮点数，也即这里的第一组参数均为浮点数。可选的，浮点数可以为32位。

步骤203，计算模块将第一组参数中的第一参数和第二参数作为二阶自回归ar模型的初始状态参数，将第一组参数中的第三参数和第四参数作为二阶ar模型的系统常数，依次得到不同时刻的第一组信号值，将第一组信号值由浮点数转换为定点数，将转换为定点数的第一组信号值输送至下变频器。

为了便于描述，这里将第一组参数中的第一参数记为y(0)，第二参数记为y(1)，第三参数记为a1，第四参数记为a2，其中y(0)，y(1)为需要生成的dds信号的频率所对应的两个不同时刻的两个信号值，上述第一组参数均为浮点数。

为了保证要生成稳定可靠的dds信号，ar模型的回归系数精度要足够高，因此本实施例中第一组参数均为32位浮点数，也即采用32位浮点数进行ar递归计算。

由二阶ar模型的公式y(n)＝a1*y(n-1)+a2*y(n-2)可知，y(2)＝a1*y(0)+a2*y(1)，这样则可以得到y(2)，依次类推，可以得到各个不同时刻所对应的信号值，即第一组信号值。

由于是使用了浮点参数的ar模型，因此上述通过ar模型自回归得到的第一组信号值中的各个信号值均为浮点数。

在将第一组信号值输入至下变频器之前，计算模块先将第一组信号值均由浮点数转换为定点数，然后再将转换为定点数的第一组信号值输送至下变频器。

可替换的，上述计算的过程可以通过计算模块中的计算单元实现，当计算单元每得到一个信号值时，则将该信号值发送给浮点转定点单元，该浮点转定点单元将该信号值由浮点数转换为定点数，然后将转换为定点数的第一组信号值输送至下变频器。

可替换的，若上述生成系统采用了浮点转定点单元，该浮点转定点单元则在将信号值由浮点数转换为定点数之后，则将该定点数输入给下变频器。

由上述步骤201至步骤203就可以得到上述频率、第一相位所对应的第一组信号。

为了能够得到与第一组信号同频正交的第二组信号，可以通过图2b所示的步骤：

步骤204，参数输入模块根据该预定的时钟输入频率、需要生成的该dds信号的频率以及第二相位，计算出第二组参数，将生成的第二组参数发送给计算模块，第二相位与第一相位相差90度；

这里的时钟输入频率以及dds信号的频率均与步骤202中提及的相同，为了产生dds信号，这里的第二相位与第一相位正交，即相差90度。

同理，这里的第二组参数也均为浮点数。可选的，浮点数可以为32位。

步骤205，计算模块将第二组参数中的第一参数和第二参数作为二阶自回归ar模型的初始状态参数，将第二组参数中的第三参数和第四参数作为二阶ar模型的系统常数，依次得到不同时刻的第二组信号值，将第二组信号值均由浮点数转换为定点数后输入至下变频器；

计算模块先将第二组信号值均由浮点数转换为定点数后输入至下变频器，第一组信号和第二组信号为同频正交的两组dds信号。

步骤206，下变频器将收到的第一组信号值和第二组信号值进行下变频处理并输出。

由上述步骤201至步骤209完成了同频正交的两组dds信号的生成，其仅使用了浮点参数的二阶ar模型，系统代价以及运算成功均比较低；由于可以根据需要生成的dds信号的频率来生成二阶ar模型需要的初始状态和常数参数，因此可应用于各种频率，灵活性极高，特别适用于随时调节频率的声纳信号正交下变频，具有极大的推广价值。

在另一种可能的实现方式中，利用浮点参数的ar模型生成dds信号的方法也可以应用于生成装置中，也即上述的时钟输入模块、参数输入模块以及计算模块可以为一个整体(这里将该整体称为生成装置)，该生成装置可以为软件、硬件或软硬件的结合，请参见图3所示，该生成方法可以包括：

步骤301，根据预定的时钟输入频率、需要生成的dds信号的频率以及第一相位，计算出第一组参数；

同理，为了保证产生的dds信号的稳定可靠性，本申请各个实施例中作为ar模型的参数均选用了浮点数，也即这里的第一组参数均为浮点数。可选的，浮点数可以为32位。

步骤302，将第一组参数中的第一参数和第二参数作为二阶自回归ar模型的初始状态参数，将第一组参数中的第三参数和第四参数作为二阶ar模型的系统常数，依次得到不同时刻的第一组信号值；

步骤303，根据预定的时钟输入频率、需要生成的dds信号的频率以及第二相位，计算出第二组参数，第二相位与第一相位相差90度；

同理，这里的第二组参数也均为浮点数。可选的，浮点数可以为32位。

步骤304，将第二组参数中的第一参数和第二参数作为二阶自回归ar模型的初始状态参数，将第二组参数中的第三参数和第四参数作为二阶ar模型的系统常数，依次得到不同时刻的第二组信号值；

第一组信号值和第二组信号值为同频正交的两组dds信号。

步骤305，在得到第一组信号后，将第一组信号由浮点数转换为定点数，在得到第二组信号后，将第二组信号由浮点数转换为定点数；

步骤306，将转换为定点数的第一组信号和第二组信号进行下变频处理并输出。

为了说明本申请生成方法生成的dds信号的稳定可靠性，下面提供两组实验。

在第一组实验中，需要生成的dds信号的频率为第一频率，其第一组参数分别为：y(0)＝1.414212e+0，y(1)＝-3.432743e-6，a1＝1.414212e+0，a2＝-1.000000e+0，均为浮点数，则输出dss信号如图4a所示，每个周期8个点。

该第一频率下，与图4a所对应的信号的相位相差90度，第二组参数分别为：y(0)＝1.414212e+0，y(1)＝2.000000e+0，a1＝1.414212e+0，a2＝-1.000000e+0，均为浮点数，则输出dss信号如图4b所示，每个同期8个点。

在第二种实验中，需要生成的dds信号的频率为第二频率，其第一组参数分别为：y(0)＝1.285575e+0，y(1)＝1.969615e+0，a1＝1.532089e+0，a2＝-1.000000e+0，均为浮点数，则输出dss信号如图4c所示，每个周期9个点。

该第一频率下，与图4c所对应的信号的相位相差90度，第二组参数分别为：y(0)＝1.532089e+0，y(1)＝3.472964e+0，a1＝1.532089e+0，a2＝-1.000000e+0，均为浮点数，则输出dss信号如图4d所示，每个周期9个点。

由于fpga性能的飞速发展，此发明的实施性也得到了保证。以低端的spartan6为例，ip核完成一次单精度浮点乘最小只要9个时钟周期。一次单精度浮点加减最小只要12个周期，一次单精度浮点转定点32位最小可以在6个周期完成。因此.即使不使用流水线，完全完成一次dds信号序列生成并输出也只要40个时钟周期。对于内部工作时钟可高达250m的运算周期来说，可以轻松完成点间隔为40m时钟周期的dds信号生成。若信号周期内最少取4个点，则可完成10m频率的dds信号生成。对于普通的多波束完及普通声纳完全够用。

综上所述，本发明提出的dds信号的生成方法，仅需要利用二阶的ar模型就可以生成同频正交的dds信号，且适用于任一种频率，系统代价小，输入参数极少，灵活性极高，特别适用于随时调节频率的声纳信号正交下变频，具有极大的推广价值。

本领域技术人员在考虑说明书及实践这里发明的发明后，将容易想到本发明的其它实施方案。本申请旨在涵盖本发明的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本发明的一般性原理并包括本发明未发明的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本发明的真正范围和精神由下面的权利要求指出。

应当理解的是，本发明并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本发明的范围仅由所附的权利要求来限制。