阻抗电路的制作方法

本发明涉及阻抗电路，特别是涉及阻抗电路以及阻抗电路中的多晶硅电阻器(poly-resistor)。

背景技术：

多晶硅电阻器的特征是片电阻(sheetresistance)值。为了减少芯片尺寸，通常使用高片电阻值的多晶硅电阻器，并且高片电阻值的多晶硅电阻器可以制造在较小的面积中，它们广泛用于各种集成电路。

然而，损耗效应(depletioneffect)是以多晶硅作为栅极材料的器件的阈值电压出现不期望的变化，在电子电路中导致不可预知的行为。造成多晶硅电阻器的严重的非线性。因此，需要新颖的解决方案来抑制多晶硅电阻器中不理想的损耗效应。

技术实现要素：

本发明提供一种阻抗电路，以解决上述问题。

本发明提供了一种阻抗电路，包括：多晶硅电阻器，具有第一端子和第二端子；以及控制器，提供第一控制电压和第二控制电压，其中该多晶硅电阻器的第一端子和第二端子之间的电阻值根据该第一控制电压和该第二控制电压确定；其中该第二控制电压不同于该第一控制电压。

本发明提出的阻抗电路可以消除多晶硅电阻器的损耗效应，并使得多晶硅电阻器更加线性和更遵循欧姆定律。

在结合附图阅读本发明的实施例的以下详细描述之后，本发明的各种目的、特征和优点将是显而易见的。然而，这里使用的附图仅以解释说明为目的，而不应被视为本发明的限制。

附图说明

在浏览了下文的具体实施方式和相应的附图后，本领域技术人员将更容易理解上述本发明的目的和优点。

图1是根据本发明的实施方式的阻抗电路100的示意图。

图2是根据本发明的实施方式的多晶硅电阻器210的示意图。

图3是根据本发明的实施方式的多晶硅电阻器310的示意图。

图4是根据本发明的实施方式的多晶硅电阻器410的示意图。

图5a是根据本发明的实施方式的阻抗电路500a的示意图。

图5b是根据本发明的另一实施方式的阻抗电路500b的示意图。

图6a是根据本发明的实施方式的差分或伪差分放大器600a的示意图。

图6b是根据本发明的实施方式的差分或伪差分放大器600b的示意图。

图6c是根据本发明的实施方式的差分或伪差分放大器600c的示意图。

图6d是根据本发明的实施方式的差分或伪差分放大器600d的示意图。

图7a是根据本发明的实施方式的差分至单端的放大器700a的示意图。

图7b是根据本发明的实施方式的差分至单端的放大器700b的示意图。

图7c是根据本发明的实施方式的差分至单端的放大器700c的示意图。

图7d是根据本发明的实施方式的差分至单端的放大器700d的示意图。

图8a是根据本发明的实施方式的反相放大器800a的示意图。

图8b是根据本发明的实施方式的反相放大器800b的示意图。

图8c是根据本发明的实施方式的反相放大器800c的示意图。

具体实施方式

图1是根据本发明的实施方式的阻抗电路100的示意图。阻抗电路100包括多晶硅电阻器110和控制器120。多晶硅电阻器110具有第一端子111和第二端子112。如果第二端子112处的第二电压v2高于第一端子111处的第一电压v1(即，驱动电压差(v2-v1)施加于多晶硅电阻器110)，则通过多晶硅电阻器110的电流将从第二端子112流向第一端子111。控制器120可以是电压发生器、分压器或加权加法电路。控制器120配置为生成用于控制多晶硅电阻器110的第一控制电压vc1和第二控制电压vc2。根据第一控制电压vc1和第二控制电压vc2确定多晶硅电阻器110的第一端子111和第二端子112之间的电阻。在一个实施方式，第二控制电压vc2不同于第一控制电压vc1。

这种设计可以改善多晶硅电阻器110的线性度。请参考下面的实施方式和附图。应该注意的是，这些实施方式和附图是示例性，而不是对本发明的限制。

图2是根据本发明的实施方式的多晶硅电阻器210的示意图。图2例示了图1所示的多晶硅电阻器110的详细的物理结构。在图2中，具有第一端子211和第二端子212的多晶硅电阻器210包括多晶硅层(poly-siliconlayer)220、通道层(channellayer)230和绝缘层(insulationlayer)240。多晶硅层220具有彼此远离的第一端221和第二端222。多晶硅层220的第一端221耦接到多晶硅电阻器210的第一端子211，多晶硅层220的第二端222耦接到多晶硅电阻器210的第二端子212。如果第二端子212的第二电压v2高于第一端子211处的第一电压v1(即，驱动电压差(v2-v1)施加于多晶硅电阻器210)，则通过多晶硅电阻器210的电流将从第二端子212流向第一端子211。也就是说，电流可以流经多晶硅层220，从第二端222流向第一端221。通道层230可以是导电层、半导体层或者是不同于多晶硅层220的另一多晶硅层。通道层230具有彼此远离的第一端231和第二端232。通道层230的第一端231用于接收第一控制电压vc1，通道层230的第二端232用于接收第二控制电压vc2。在一些实施方式，通道层230的第一端231比通道层230的第二端232更靠近多晶硅层220的第一端221，通道层230的第二端232比通道层230的第一端231更靠近多晶硅层220的第二端222。因此，第一控制电压vc1控制多晶硅层220的第一端221的操作特性(例如，电阻)，第二控制电压vc2控制多晶硅层220的第二端222的操作特性(例如，电阻)。绝缘层240可以由任何绝缘材料制成。绝缘层240设置于多晶硅层220和通道层230之间，并被配置为将多晶硅层220与通道层230隔离开。

进一步参考图1和图2。为了抑制多晶硅电阻器110的损耗效应，第一控制电压vc1和第二控制电压vc2可以是动态的，而不是固定值。例如，第一控制电压vc1和第二控制电压vc2可以根据多晶硅电阻器110的第一端子111处的第一电压v1和多晶硅电阻器110的第二端子112处的第二电压v2确定。即，第一控制电压vc1和第二控制电压vc2均可以是第一电压v1和第二电压v2的函数。上述函数可以是线性的并且可表示为如下公式(1)～(3)：

vc1＝f(v1，v2)＝a·v1+b·v2……………………….………………….(1)

vc2＝g(v1，v2)＝c·v1+d·v2………………………………..………….(2)

vc2≠vc1.…………………………………………………………………...(3)

其中，vc1表示第一控制电压vc1，vc2表示第二控制电压vc2，v1表示第一电压v1，v2表示第二电压v2，a、b、c、d均表示相应的值。

上述值a、b、c、d是可以被调整的以应对不同的需求。具体来说，当控制器120响应于第一电压v1和第二电压v2来动态调整第一控制电压vc1和第二控制电压vc2时，多晶硅电阻器110的损耗效应可以被抑制。本发明提出的阻抗电路比传统的多晶硅电阻器更加线性并且更为集中，传统的多晶硅电阻器中只有一个控制电压施加到多晶硅电阻器或者施加于多晶硅电阻器的控制电压是固定的。

在一些实施方式，第一控制电压vc1基本上等于第一电压v1，第二控制电压vc2基本上等于第二电压v2。也就是说，根据公式(1)～(3)，值a和d都设置为1，值b和c都设置为0。参考图2的物理结构，如果第一控制电压vc1等于第一电压v1并且第二控制电压vc2等于第二电压v2，第二控制电压vc2和第一控制电压vc1之间的控制电压差值(如，vc2-vc1)将与多晶硅电阻器210的第二端子212和第一端子211之间的驱动电压差值(如，v2-v1)相同。控制电压差值(如，vc2-vc1)均匀地分布在通道层230，这与驱动电压差值(如，v2-v1)均匀地分布在多晶硅层220是一致的。通过这种设计，通道层230与多晶硅层220具有几乎相同的电压电平分布，在通道层230与多晶硅层220之间不存在有效的电压差。因此，与只采用一个控制电压的传统方法相比，多晶硅电阻器210的损耗效应可以被消除，多晶硅电阻器210可以提供电阻值以实现更好、更集中的线性。

图3是根据本发明的实施方式的多晶硅电阻器310的示意图。图3与图2相似。在图3的实施方式，多晶硅电阻器310的通道层330是n型掺杂层，该n型掺杂层可以配置在p型掺杂层350中，通道层330的第一端331和第二端332是n+掺杂区域。多晶硅电阻器310的绝缘层340可以是不同材料构成，如二氧化硅层、场氧化(fieldoxide,fox)层或浅沟槽隔离(shallowtrenchisolation,sti)层，但并不限于此。

图3的多晶硅电阻器310的其他特性类似于图2的多晶硅电阻器210。图4是根据本发明的实施方式的多晶硅电阻器410的示意图。图4与图2相似。在图4的实施方式，多晶硅电阻器410的通道层430是p型掺杂层，其可以配置在n型掺杂层450中，通道层430的第一端431和第二端432是p+掺杂区域。绝缘层440可以是不同材料构成，如二氧化硅层、场氧化层或sti层，但并不限于此。图4的多晶硅电阻器410的其他特性类似于图2的多晶硅电阻器210。

图5a是根据本发明的实施方式的阻抗电路500a的示意图。图5a与图1相似。在图5a的实施方式，阻抗电路500a包括第一多晶硅电阻器510、第二多晶硅电阻器530和控制器520。第一多晶硅电阻器510具有第一端子511和第二端子512。第二多晶硅电阻器530具有第一端子531和第二端子532。第二多晶硅电阻器530的第一端子531耦接到第一多晶硅电阻器510的第二端子512。控制器520配置为生成用于控制第一多晶硅电阻器510和第二多晶硅电阻器530的第一控制电压vc1、第二控制电压vc2、第三控制电压vc3和第四控制电压控制vc4。第一多晶硅电阻器510的第一端子511和第二端子512之间的电阻根据第一控制电压vc1和第二控制电压vc2确定。在一个实施方式，第二控制电压vc2不同于第一控制电压vc1。第二多晶硅电阻器530的第一端子531和第二端子532之间的电阻根据第三控制电压vc3和第四控制电压vc4确定。在一个实施方式，第四控制电压vc4不同于第三控制电压vc3。

在阻抗电路500a中，第一多晶硅电阻器510和第二多晶硅电阻器530串联耦接。第一控制电压vc1、第二控制电压vc2、第三控制电压vc3和第四控制电压vc4可以是动态的。第一控制电压vc1和第二控制电压vc2可以根据第一多晶硅电阻器510的第一端子511处的第一电压v1和第一多晶硅电阻器510的第二端子512处的第二电压v2确定。第一控制电压vc1和第二控制电压vc2均可以是第一电压v1和第二电压v2的函数的。上述函数可以是线性的。例如，第一控制电压vc1可以基本上等于第一电压v1，第二控制电压vc2可以基本上等于第二电压v2，但并不限于此。第三控制电压vc3和第四控制电压vc4可以根据第二多晶硅电阻器530的第一端子531处的第二电压v2和第二多晶硅电阻器530的第二端子532处的第三电压v3确定。第三控制电压vc3和第四控制电压vc4均可以是第二电压v2和第三电压v3的函数的。上述函数可以是线性的。例如，第三控制电压vc3可以基本上等于第二电压v2，第四控制电压vc4可以基本上等于第三电压v3，但并不限于此。图5a的阻抗电路500a的其他特性类似于图1的阻抗电路100。因此，这两个实施方式可以达到类似的性能水平。应该注意，阻抗电路500a可以包括串联耦接并且由控制器以相似方式控制的三个或更多个多晶硅电阻器，尽管图5a仅示出了两个多晶硅电阻器。

图5b是根据本发明的另一实施方式的阻抗电路500b的示意图。图5b类似于图5a。在图5b的实施方式，阻抗电路500b进一步包括第一控制器550和第二控制器560。这样的设计也可以抑制非线性损耗效应。第一控制器550被配置为生成用于控制第一多晶硅电阻器510的第一控制电压vc1和第二控制电压vc2。第二控制器560被配置为生成用于控制第二多晶硅电阻器530的第三控制电压vc3和第四控制电压vc4。同样，第一控制电压vc1、第二控制电压vc2、第三控制电压vc3和第四控制电压vc4可以是动态的。在阻抗电路500b中，第二多晶硅电阻器530与第一多晶硅电阻器510是分离的。第一控制电压vc1和第二控制电压vc2可以根据第一多晶硅电阻器510的第一端子511处的第一电压v1和第一多晶硅电阻器510的第二端子512处的第二电压v2确定。第一控制电压vc1和第二控制电压vc2均可以是第一电压v1和第二电压v2的函数的。上述函数可以是线性的。例如，第一控制电压vc1可以基本上等于第一电压v1，第二控制电压vc2可以基本上等于第二电压v2，但并不限于此。第三控制电压vc3和第四控制电压vc4可以根据第二多晶硅电阻器530的第一端子531处的第三电压v3和第二多晶硅电阻器530的第二端子532处的第四电压v4确定。第三控制电压vc3和第四控制电压vc4均可以是第三电压v3和第四电压v4的函数。上述函数可以是线性的。例如，第三控制电压vc3可以基本上等于第三电压v3，第四控制电压vc4可以基本上等于第四电压v4，但并不限于此。图5b的阻抗电路500b的其他特性类似于图5a的阻抗电路500a。。应该注意，阻抗电路500b可以包括由三个或更多个控制器以相似方式分别控制的三个或更多个多晶硅电阻器。

本发明提出的阻抗电路和多晶硅电阻器可以应用于各种电路。请参考图6a至图8c中的下述实施方式。

图6a是根据本发明的实施方式的差分或伪差分放大器600a的示意图。在图6a的实施方式，差分或伪差分放大器600a根据正输入电压vip和负输入电压vin产生正输出电压vop和负输出电压von。具体来说，差分或伪差分放大器600a包括主运算放大器610、辅运算放大器620、第一电阻器r1、第二电阻器r2、第三电阻器r3、第四电阻器r4、控制器520、第一多晶硅电阻器510和第二多晶硅电阻器530。第一电阻器r1耦接在负输入电压vin和主运算放大器610的负输入端之间。第二电阻器r2耦接在正输入电压vip和主运算放大器610的正输入端之间。第三电阻器r3耦接在主运算放大器610的负输入端和正输出端(即，正输出电压vop)之间。第四电阻器r4耦接在主运算放大器610的正输入端和负输出端(即，负输出电压von)之间。内部电压vav位于第一多晶硅电阻器510和第二电阻器530之间，并且它可以接近公共电压vcm。第一多晶硅电阻器510耦接在主运算放大器610的正输出端(即，正输出电压vop)和内部电压vav之间。第二多晶硅电阻器530耦接在内部电压vav和主运算放大器610的负输出端(即，负输出电压von)之间。辅运算放大器620比较内部电压vav与公共电压vcm，从而以负反馈机制调整主运算放大器610的直流(directcurrent,dc)偏置。公共电压vcm可以被设置为接地电压vss(如，0v)。控制器520配置为生成用于控制第一多晶硅电阻器510的第一控制电压vc1和第二控制电压vc2，并进一步生成用于控制第二多晶硅电阻器530的第三控制电压vc3和第四控制电压vc4。在一些实施方式中，第一控制电压vc1、第二控制电压vc2、第三控制电压vc3和第四控制电压vc4根据正输出电压vop、负输出电压von、内部电压vav确定。具体来说，第一控制电压vc1和第二控制电压vc2均可以是动态的并且可以是正输出电压vop和内部电压vav的函数；第三控制电压vc3和第四控制电压vc4均可以是动态的并且可以是内部电压vav和负输出电压von的函数。例如，第一控制电压vc1可以基本上等于正输出电压vop，第二控制电压vc2和第三控制电压vc3可以基本上等于内部电压vav，第四控制电压vc4可以基本上等于负输出电压von，但并不限于此。在图6a的实施方式中，第一多晶硅电阻器510和第二多晶硅电阻器530是在差分或伪差分放大器600a中使用的共模反馈电阻器。

图6b是根据本发明的实施方式的差分或伪差分放大器600b的示意图。图6b类似于图6a。在图6b的实施方式，控制器520根据与正输出电压vop相关和负输出电压von相关的正输入电压vip和负输入电压vin控制第一多晶硅电阻器510和第二多晶硅电阻器530。图6c是根据本发明的实施方式的差分或伪差分放大器600c的示意图。图6c类似于图6a。在图6c所示的实施方式，差分或伪差分放大器600c根据正输入电流iip和负输入电流iin生成正输出电压vop和负输出电压von。图6d是根据本发明的实施方式的差分或伪差分放大器600d。图6d类似于图6c。在图6d所示的实施方式。控制器520根据与正输出电压vop和负输出电压von相关的正输入电流iip和负输入电流iin，控制第一多晶硅电阻器510和第二多晶硅电阻器530。图6b、图6c和图6d的差分或伪差分放大器600b、600c、600d的其他特性类似图6a的差分或伪差分放大器600a。因此，这些实施方式可以达到相似的性能水平。

图7a是根据本发明的实施方式的差分至单端的(differential-to-single-ended)放大器700a的示意图。在图7的实施方式，差分至单端的放大器700a根据正输入电压vip和负输入电压vin生成正输出电压vop。具体来说，差分至单端的放大器700a包括主运算放大器610、第一电阻器r1、第二电阻器r2、第一多晶硅电阻器510、第二多晶硅电阻器530、第一控制器550和第二控制器560。第一电阻器r1耦接在负输入电压vin和主运算放大器610的负输入端的之间。第二电阻器r2耦接在正输入电压vip和主运算放大器610的正输入端之间。正内部电压vipx位于主运算放大器610的正输入端处。第一多晶硅电阻器510耦接在主运算放大器610的负输入端和正输出端(即，正输出电压vop)之间。第二多晶硅电阻器530耦接在主运算放大器610的正输入端和接地电压vss之间。第一控制器550被配置为生成用于控制第一多晶硅电阻器510的第一控制电压vc1和第二控制电压vc2。第二控制器560被配置为生成用于控制第二多晶硅电阻器530的第三控制电压vc3和第四控制电压vc4。在一些实施方式，第一控制电压vc1、第二控制电压vc2、第三控制电压vc3和第四控制电压vc4根据正输出电压vop、正内部电压vipx和接地电压vss确定。具体来说，第一控制电压vc1和第二控制电压vc2均可以是动态的，并且可以是正内部电压vipx和正输出电压vop的函数；第三控制电压vc3和第四控制电压vc4均可以是动态的并且可以是正内部电压vipx和接地电压vss的函数。例如，第一控制电压vc1和第三控制电压vc3可以基本上等于正内部电压vipx，第二控制电压vc2可以基本上等于正输出电压vop，第四控制电压vc4可以基本上等于接地电压vss，但并不限于此。在图7a的实施方式，第一多晶硅电阻器510和第二多晶硅电阻器530是用于差分至单端的放大器700a的反馈电阻器。

图7b是根据本发明的实施方式的差分至单端的放大器700b的示意图。图7b类似于图7a。在图7b的实施方式，第一控制器550根据与正输出电压vop有关的正输入电压vip控制第一多晶硅电阻器510。图7c是根据本发明的实施方式的差分至单端的放大器700c的示意图。图7c类似于图7a。在图7c的实施方式，差分至单端的放大器700c根据正输入电流iip和负输入电流iin生成正输出电压vop。图7d是根据本发明的实施方式的差分至单端的放大器700d的示意图。图7d类似于图7c。在图7d的实施方式，第一控制器550根据与正输出电压vop有关的正输入电流iip，控制第一多晶硅电阻器510。图7b、图7c和图7d的差分至单端的放大器700b、700c、700d的其他特性类似图7a的差分至单端的放大器700a。因此，这些实施方式可以达到相似的性能水平。

图8a是根据本发明的实施方式的反相放大器800a的示意图。在图8a的实施方式，反相放大器800a根据负输入电压vin生成正输出电压vop。具体来说，反相放大器800a包括主运算放大器610、第一电阻器r1、控制器120和多晶硅电阻器110。第一电阻器r1耦接在负输入电压vin和主运算放大器610的负输入端之间。公共电压vcm位于主运算放大器610的正输入端处。公共电压vcm可以被设置为接地电压vss(如，0v)。多晶硅电阻器110耦接在主运算放大器610的负输入端和正输出端(即，正输出电压vop)之间。控制器120被配置为生成用于控制多晶硅电阻器110的第一控制电压vc1和第二控制电压vc2。在一些实施方式，第一控制电压vc1和第二控制电压vc2根据正输出电压vop和公共电压vcm确定。具体地，第一控制信号vc1和第二控制信号vc2可以是动态的并且可以是正输出电压vop和公共电压vcm的函数。例如，第一控制电压vc1可以基本上等于公共电压vcm，第二控制电压vc2可以公共电压vcm上等于正输出电压vop，但并不限于此。在图8a的实施方式，多晶硅电阻器110是反相放大器800a中使用的反馈电阻器。

图8b是根据本发明的实施方式的反相放大器800b的示意图。图8b类似于图8a。在图8b的实施方式，反相放大器800b根据负输入电流iin生成正输出电压vop。图8c是根据本发明的实施方式的反相放大器800c的示意图。图8c类似于图8b。在图8c的实施方式，控制器120根据与正输出电压vop有关的正输入电流iin控制多晶硅电阻器110。图8b和图8c的反相放大器800b和800c的其他特性类似图8a的反相放大器800a。因此，这些实施方式可以达到相似的性能水平。

本发明提出了一种包括多晶硅电阻器和控制器的新颖的阻抗电路。所提出的控制器能弥补多晶硅电阻器的非线性。另外，多晶硅电阻器可以进一步分为串行耦接的多个子多晶硅电阻器，而不影响所提出的阻抗电路的性能。简单来讲，提出的阻抗电路可以消除多晶硅电阻器的损耗效应，并使得多晶硅电阻器更加线性和更遵循欧姆定律。

请注意，上述的电压、电流、电阻、电感、电容和其他元件参数并不是对本发明的限制。设计者可以根据不同的需求来调整这些参数。本发明的阻抗电路和多晶硅电阻器并不仅限于图1至图8c的配置。本发明可以仅包括图1至图8c的任意一个或多个实施方式中的任意一个或多个特征。换句话讲，并非附图中显示的所有特征都应当实现在本发明的阻抗电路和多晶硅电阻器中。

本发明中使用的序数词，比如“第一”、“第二”、“第三”等本身并不意味着任何次序、优先级或一个元件相对另一个元件的顺序或者执行方法步骤的顺序，仅作为标签以将具有某名称的一个元件与具有相同名称的另一元件区分开来。

本发明根据当前实用的、优选的实施方式进行了描述，然而，应当理解，本发明的范围不受所公开的实施方式限制。相反地，本发明的保护范围应被认为覆盖所附权利要求的精神和范围内的多种变形和类似的设置，且与权利要求最宽的解释范围相符以包括这些修改和类似的结构。