本发明涉及灵敏放大电路领域，特别涉及一种低电压双边放大的灵敏放大器电路。
背景技术：
如图1所示，现有技术领域中的全差分灵敏放大电路中，当预充电结束时，vout0＝vout1＝vcl0＝vcl1，nmos晶体管n0和nmos晶体管n1处于线性区，pmos晶体管p0和pmos晶体管p1处于饱和区。
当读无电流存储单元时，主要pmos晶体管p0或pmos晶体管p1起作用，pmos晶体管p0的第一输出端out0、pmos晶体管p1的第二输出端out1能快速分开；但当读有电流存储单元时，主要nmos晶体管n0和nmos晶体管n1起作用，第一输出端out0、第二输出端out1无法快速分开；所以导致灵敏放大器在读有电流存储单元时，响应速度慢，同时第一输出端out0、第二输出端out1之间的压差小，对后级的锁存器要求更高。
技术实现要素：
本发明的目的是提供一种低电压双边放大的灵敏放大器电路，其通过设置开关的启闭将作负载电阻用的pmos晶体管改成自偏置连接，并将主灵敏放大电路的支路电源不直接接原总放大电路电源，使得本发明不管读有电流存储单元还是无电流存储单元，都有较大的跨导，灵敏放大电路能快速响应并在较短时间内得到较大的裕量。
为了达到上述目的，本发明提供了一种低电压双边放大的灵敏放大器电路，其包含：
存储电路，其设有存储阵列；
主灵敏放大电路，其检测与其连接的所述存储阵列的存储单元；所述主灵敏放大电路设有若干个pmos晶体管和若干个nmos晶体管；所述pmos晶体管设为自偏置连接，使所述pmos晶体管和所述nmos晶体管在预充电结束后均处于饱和区；
预充电电路，其将与其连接的所述主灵敏放大电路预充电到使该灵敏放大器电路平衡的电压点。
优选地，所述若干个pmos晶体管至少包含相互对称的第一pmos晶体管和第二pmos晶体管；所述主灵敏放大电路至少包含第一开关和第二开关，该两个开关中的任意一个打开，则另外一个关闭，使所述第一pmos晶体管或所述第二pmos晶体管设置成自偏置连接方式。
优选地，所述若干个nmos晶体管至少包含相互对称的第一nmos晶体管和第二nmos晶体管；所述主灵敏放大电路至少还包含第三开关和第四开关，该两个开关中的任意一个开关的两端分别与第一nmos晶体管的源极和第二nmos晶体管的源极连接，则另外一个开关的两端分别与第一nmos晶体管的漏极和第二nmos晶体管的漏极连接；第三开关和第四开关在预充电阶段时关闭，在灵敏放大阶段时打开。
优选地，所述主灵敏放大电路还包含第五开关和第六开关，该两个开关中的任意一个开关打开，则另外一个关闭，使该主灵敏放大电路读取对应的存储阵列。
优选地，所述主灵敏放大电路作为支路的输入电源vddr不直接接灵敏放大器电路总电路的电源vdd，该支路电源vddr由电荷泵或低压差线性稳压器产生。
优选地，当所述预充电电路在预充电时，满足条件：vout0＝vout1＝vddr-vthp，vddr>vcl0+vthp0+vdsatn0，使预充电结束后的第一nmos晶体管、第二nmos晶体管、第一pmos晶体管和第二pmos晶体管均处于饱和区；其中，vout0表示第一pmos晶体管的第一输出端的电压，vout1表示第二pmos晶体管的第二输出端的电压，vcl0表示第一nmos晶体管的第三输出端的电压，vthp0表示第一pmos晶体管的阈值电压，vthp表示pmos晶体管的阈值电压，vdsatn0表示第一nmos晶体管的饱和电压。
优选地，所述灵敏放大器电路还包含第三pmos晶体管和第四pmos晶体管；当所述灵敏放大电路处于预充电阶段时，所述预充电电路对第一nmos晶体管的第三输出端和所述第二nmos晶体管的第四输出端进行预充电，且第四开关和第三开关关闭，使所述灵敏放大器电路达到平衡；在预充电阶段结束前将第三pmos晶体管和第四pmos晶体管打开，使第一nmos晶体管和第二nmos晶体管进入饱和区。
优选地，当所述预充电阶段结束时，将预充电电路关闭，同时第三开关和第四开关打开，进入灵敏放大阶段；所述灵敏放大阶段为：所述第一pmos晶体管或者第二pmos晶体管设置为自偏置接法，该设为自偏置接法的pmos晶体管的输出端的电位维持不变；读取电流存储单元，与设置为自偏置接法的pmos晶体管对应的nmos晶体管的电流大于或小于该pmos晶体管的电流，该pmos晶体管或该对应的nmos晶体管处于饱和区，该pmos晶体管的输出电压下降或上升，使第一pmos晶体管的输出端和第二pmos晶体管的输出端建立压差。
优选地，当处于锁存阶段时，所述主灵敏放大电路的锁存器根据第一pmos晶体管的输出端电压和第二pmos晶体管的输出端电压进行锁存数据，所述锁存器放大后并输出锁存结果。
优选地，所述灵敏放大器电路是完全对称的；所述主灵敏放大电路通过列解码电路与所述存储阵列连接。
与现有技术相比，本发明的有益效果为：本发明的灵敏放大器电路在读0或1都处于放大区域，可增大灵敏放大器电路的输出电压差余量，且本发明的灵敏放大器电路可以使不管读有电流存储单元还是无电流存储单元的输出压差裕量都足够大，都有较快的响应速度，解决了现有技术中的读有电流存储单元响应慢、裕量小的问题。
附图说明
图1传统灵敏放大器电路；
图2本发明的灵敏放大器电路；
图3本发明读有电流存储单元和无电流存储单元的输出压差裕量示意图。
具体实施方式
本发明提供了一种低电压双边放大的灵敏放大器电路，为了使本发明更加明显易懂，以下结合附图和具体实施方式对本发明做进一步说明。
如图2所示，本发明的低电压双边放大的灵敏放大器电路是完全对称的，主要包含主灵敏放大电路、预充电电路、列解码电路(如图2所示的列解码电路0和列解码电路1)和存储电路(如图2所示的存储阵列0和存储阵列1)。
本发明的灵敏放大器电路主要用于读存储阵列0或存储阵列1，即检测被选中存储阵列中的被选中的存储单元是“0”还是“1”。其中，本发明的灵敏放大电路分三个工作阶段，分别为预充电阶段、灵敏放大阶段和锁存阶段。
主灵敏放大电路包含2个nmos晶体管(即n沟道增强型mos管)，分别为第一nmos晶体管n0、第二nmos晶体管n1。
该主灵敏放大电路还包含4个pmos晶体管(即p沟道增强型mos管)，分别为第一pmos晶体管p0、第二pmos晶体管p1、第三pmos晶体管p2和第四pmos晶体管p3。
该主灵敏放大电路还包含6个开关，分别为开关s0、开关s1、开关s2、开关s3、开关s4和开关s5。
其中，开关s0和开关s1相互串联，且开关s0与第一nmos晶体管n0的漏极连接以及开关s1与第二nmos晶体管n1的漏极连接。开关s2的两端分别与第一nmos晶体管n0的漏级和第二nmos晶体管n1的漏极连接，开关s3的两端分别与第一nmos晶体管n0的源极和第二nmos晶体管n1的源极连接。
开关s4和开关s5相互串联；开关s4一端与第一pmos晶体管p0的源极连接，另一端与第一pmos晶体管p0的栅极连接，以及开关s5的一端与第二pmos晶体管p1的源极连接，另一端与第二pmos晶体管p1的栅极连接。
本发明可通过开关s4和开关s5的控制将作为负载电阻用的第一pmos晶体管p0或第二pmos晶体管p1改成自偏置连接方法。其中，开关s4和开关s5中的其中任意一个打开，则另外一个关闭。
示例地，当读存储阵列0时，开关s4打开，开关s5关闭，将第二pmos晶体管p1接成自偏置方式，第一pmos晶体管p0作为第二pmos晶体管p1的镜像管。
当读存储阵列1时，开关s4关闭，开关s5打开，将第一pmos晶体管p0接成自偏置方式，第二pmos晶体管p1作为第一pmos晶体管p0的镜像管。
开关s0和开关s1中的其中一个打开，则另外一个关闭。例如，当读存储阵列0时，开关s0打开，开关s1关闭；或者，当读存储阵列1时，开关s0关闭，开关s1打开。
开关s2和开关s3在预充电阶段时关闭，但是在灵敏放大阶段时打开。
本发明的灵敏放大器电路总电路的电压为vdd，本发明不仅将作负载电阻用的pmos晶体管改成自偏置连接，并将主灵敏放大电路的支路电源改成vddr，该支路输入电源电压vddr不直接连接vdd，且该电压vddr由电荷泵(pump)或低压差线性稳压器(ldo，lowdropoutregulator)产生。
在预充电电路在预充电时，要求vout0＝vout1＝vddr-vthp，vddr>vcl0+vthp0+vdsatn0，其中，vout0表示第一pmos晶体管p0的第一输出端out0的电压，vout1表示第二pmos晶体管p1的第二输出端out1的电压，vcl0表示第一nmos晶体管n0的第三输出端cl0的电压，vthp0表示第一pmos晶体管p0的阈值电压，vthp表示pmos晶体管的阈值电压，vdsatn0表示第一nmos晶体管n0的饱和电压。
这样能确保预充电结束后第一nmos晶体管n0、第二nmos晶体管n1处于饱和区，同时第一pmos晶体管p0、第二pmos晶体管p1也处于饱和区，无论读“0”还是读“1”，都能得到较大的增益；且使第一pmos晶体管p0的第一输出端out0和第二pmos晶体管p1的第二输出端out1能较快的获得压差，再由锁存器进一步放大，输出“0”或“1”。即不管读有电流存储单元还是无电流存储单元，都有较大的跨导，灵敏放大电路能快速响应并在较短时间内得到较大的裕量，如图3所示，其中横坐标为响应时间，纵坐标为输出压差。
其中，由于当低电压应用时vdd可能小于vcl0+vthp0+vdsatn0，因此vddr需要由电荷泵产生。当输入电源电压能确保大于vcl0+vthp0+vdsatn0时，vddr可以直接连接vdd。
本发明的灵敏放大电路的各个工作阶段具体如下：
当处于预充电阶段时，通过预充电电路将第一nmos晶体管n0的第三输出端cl0和第二nmos晶体管n1的第四输出端cl1预充电到一定的电压点，此时开关s3和开关s2关闭，使灵敏放大器电路(sa)左右两边达到平衡。在预充电阶段结束前(在预充电阶段结束前约3ns)将第三pmos晶体管p2和第四pmos晶体管p3打开，使第一nmos晶体管n0和第二nmos晶体管n1进入饱和区。
(1)当预充电阶段结束时，预充电电路关闭，同时开关s2和开关s3打开，进入灵敏放大阶段。
(2)灵敏放大阶段：以读存储阵列0为例，第二pmos晶体管p1设置为自偏置接法，第二pmos晶体管p1的第二输出端out1电位基本维持不变。
当读有电流存储单元时，第一nmos晶体管n0的电流大于第一pmos晶体管p0的电流，并且第一nmos晶体管n0处于饱和区，跨导很大，第一pmos晶体管p0的第一输出电压vout0迅速下降，即第一输出端out0和第二输出端out1快速建立压差。
而当读无电流存储单元时，第一nmos晶体管n0的电流小于第一pmos晶体管p0的电流，并且第一pmos晶体管p0处于饱和区，跨导很大，第一输出电压vout0迅速上升，同样第一输出端out0和第二输出端out1快速建立压差。
(3)当处于锁存阶段时，锁存器根据第一输出电压vout0和第二输出电压vout1的电压关系锁存数据，锁存器进一步放大并输出锁存结果dout。当第一输出电压vout0大于第二输出电压vout1时，锁存结果dout输出“0”；当第一输出电压vout0小于第二输出电压vout1时，锁存结果dout输出“1”，完成读功能。
尽管本发明的内容已经通过上述优选实施例作了详细介绍，但应当认识到上述的描述不应被认为是对本发明的限制。在本领域技术人员阅读了上述内容后，对于本发明的多种修改和替代都将是显而易见的。因此，本发明的保护范围应由所附的权利要求来限定。