一种带通滤波器的制作方法

本发明涉及滤波器技术领域，具体涉及一种带通滤波器。

背景技术：

作为一种信号处理器件，滤波器的主要功能是对信号进行选频传输，即在输出信号中保留输入信号中特定频率范围的有用信号，抑制其它频率的干扰信号或无用信号。近年来，随着移动通信、卫星通信及电子系统的微型化的迅速发展，高性能、高可靠性、小型化已经成为目前微波/射频领域的发展方向，对滤波器的性能、可靠性和尺寸均提出了更高的要求。

带通滤波器是无线通信系统中射频前端最重要的器件之一，正在得到越来越广泛的应用。一款性能优异的带通滤波器要求具有低的通带内插入损耗，以提高信噪比；同时要求具有较高的阻带抑制，以提高通信容量和避免相邻信道间的干扰；另外，系统小型化的趋势也要求所设计的滤波器必须拥有足够小的尺寸。

目前滤波器的小型化技术主要有：通过优化拓扑结构来简化电路，以牺牲元件性能前提下的元件尺寸缩小，然而这些技术带来的小型化空间是有限的。低温共烧陶瓷（ltcc）技术采用多层陶瓷技术，能够将无源元件内置于介质基板内部，同时也可以将无源/有源元件贴装于基板表面制成无源/有源集成的功能模块。基于ltcc工艺的叠层技术，可以实现电容/电感元件的三维集成。利用ltcc工艺加工制成的滤波器具有尺寸小、重量轻、性能优、可靠性高、批量生产性能一致性好及低成本等诸多优点。现有的其它形式滤波器尺寸都较大，或者在尺寸和性能上不能很好的平衡。基于ltcc工艺的滤波器在实现小型化条件的同时性能也得到良好的保障。

基于ltcc工艺的小型化滤波器近年来屡见报道，其中梳状线带通滤波器因其结构紧凑而广泛应用于微波频段，其设计原理是基于谐振单元为1/4波长分布带状线。由于在射频的工作波长比较长，采用分布参数电路形式实现的滤波器尺寸一般比较大，而用集总参数元件可以使滤波器的尺寸大大减小。尤其在低介电常数ltcc基片的应用中，滤波器的小型化设计更加具有挑战性，因此低频段滤波器通常使用大的集总电容和大的集总电感来构成谐振器。实现大电容的同时减小滤波器的尺寸，目前通常使用垂直叉指型电容器（verticallyinter-digitalcapacitor,vic）来实现。vic值的增加主要是靠增加叉指的面积或叉指的数量。然而，增加叉指的面积会增加滤波器的尺寸，同时会导致内埋元件相互靠近，从而产生过多的寄生电容和互感。增加叉指的数量容易造成电容自谐振频率降低，使得可用频带减小，而这些都会影响元件自身的性能和电路设计的准确性。

技术实现要素：

本发明的目的在于提供一种带通滤波器，对电容和电感进行了隔离，消除了电感元件与电容元件之间的耦合效应，从而使元件自身的性能参数得到更精确的控制，避免出现vic随着叉指面积增加和叉指数目增多导致过多的寄生电容和互感以及元件自身性能的下降问题。

为实现上述目的，本发明采用了以下技术方案：

一种带通滤波器，包括多层基板及设于基板上的滤波电路组成，所述滤波电路包括多个电感和多个电容，所述电容采用贴片电容，所述贴片电容贴装在基板的表面，所述电感采用螺旋电感，所述螺旋电感内埋在多层基板的内部，多层基板之间通过过孔相互连接导通，相邻元器件之间通过带状线隔离，所述基板上还设有接地通孔。

进一步的，所述滤波电路由五个电感和十三电容组成，第一电感的一端通过第一电容接地，第一电感的另一端依次通过第二电容、第三电容、第四电容、第五电容与第二电感的一端连接，第二电感的另一端经第十二电容接地，第六电容并联在第二电感的两端，第十三电容并联在第三和第四电容的两端；

第七电容的一端连接在第一电感与第二电容之间的节点，第七电容的另一端接地，第三电感与第八电容并联后的一端连接在第二电容与第三电容之间的节点，并联后的另一端接地，第四电感与第九电容并联后的一端连接在第三电容与第四电容之间的节点，并联后的另一端接地，第五电感与第十电容并联后的一端连接在第四电容与第五电容之间的节点，并联后的另一端接地；第十一电容的一端连接在第五电容与第二电感之间的节点，第十一电容的另一端接地。

进一步的，所述基板采用生瓷片烧结制成。

进一步的，所述相邻基板通过螺旋电感的外两圈其配合的过孔连接，每层基板上电感的电流旋转方向一致。

进一步的，所述电感包括正方形和矩形。

由上述技术方案可知，本发明通过选用表贴高q片式电容代替内埋vic电容以及使用改进型多层螺旋电感结构，实现了滤波器小型化的同时，提高了电感的q值也有一定程度的提高。在内埋电感线圈之间添加一种屏蔽结构，有效地改善了滤波器的性能。本发明从根本上对电容和电感进行了隔离，消除了电感元件与电容元件之间的耦合效应，从而使元件自身的性能参数得到更精确的控制。此外，实现无源元件的高低阻抗线均是通过丝网印刷而成的薄导体浆料烧结制成，而所使用的导体浆料并不是理想的良导体，存在一定的电阻损耗。因而，内埋元件数的减少可以降低整个电路的损耗，同时也减少了ltcc加工误差对电路设计的影响。

附图说明

图1是本发明的结构示意图；

图2是本发明滤波电路的电路图；

图3为本发明的滤波器仿真结果；

图4是本发明改进型和常规型多层螺旋电感的电磁仿真电感值和q值；

图5是本发明的多层螺旋电感的平面图、电磁仿真电感值和q值；

图6是本发明滤波器的测试结果图；

图7是本发明矩形螺旋电感的平面图；

图8是本发明正方形螺旋电感的平面图；

图9是现有技术中滤波器的仿真结果图；

图10是本发明滤波器的仿真结果图。

具体实施方式

下面结合附图对本发明做进一步说明：

如图1所示，本实施例的带通滤波器，包括多层基板1及设于基板1上的滤波电路组成，该基板采用生瓷片烧结制成；如图2所示，该滤波电路由五个电感4和十三电容5组成，第一电感l1的一端通过第一电容c1接地，第一电感l1的另一端依次通过第二电容c2、第三电容c3、第四电容c4、第五电容c5与第二电感l2的一端连接，第二电感l2的另一端经第十二电容c12接地，第六电容c6并联在第二电感l2的两端，第十三电容c10并联在第三电容c3和第四电容c4的两端，第二电感l2与第十二电容c12的连接端为输出端2，第一电容c1和第一电感l1的连接端为输入端3；

第七电容c7的一端连接在第一电感l1与第二电容c2之间的节点，第七电容c7的另一端接地，第三电感l3与第八电容c8并联后的一端连接在第二电容c2与第三电容c3之间的节点，并联后的另一端接地，第四电感c4与第九电容c9并联后的一端连接在第三电容c3与第四电容c4之间的节点，并联后的另一端接地，第五电感l5与第十电容c10并联后的一端连接在第四电容c4与第五电容c5之间的节点，并联后的另一端接地；第十一电容c11的一端连接在第五电容c5与第二电感l2之间的节点，第十一电容c11的另一端接地。

如图1所示，螺旋电感l1～l5内埋在多层基板的内部，多层基板1之间通过过孔相互连接导通，相邻元器件之间通过带状线11隔离，在基板1上还设有接地通孔12，上述基板采用生瓷片烧结制成。相邻基板通过螺旋电感的外两圈其配合的过孔13连接，每层基板上电感之间的连接是通过垂直过孔13互连，每层电感只用了螺旋电感的外两圈，各层电流的旋转方向一致。每一层导带只旋转一圈便通过垂直过孔连接到相邻一层，所有内（外）圈均旋转完成后再旋转到外（内）圈。本发明仅上下层导带中电流流向一致，而且同层两段导带的电流流向也保持一致，产生了更多正的互感，从而增加了电感量。

本发明使用常规型多层螺旋电感结构130mhz时，电感的电感量和q值分别为28nh和132，电感平面尺寸为2.6mm*2.6mm。而采用改进型多层螺旋电感结构130mhz时，电感的电感量和q值分别为39nh和140，电感平面尺寸为2.4mm*2.4mm。因此，使用改进型多层螺旋电感结构实现了电感量的增加，而电感尺寸减小了8%左右，同时可用频带范围内的电感q值也有约5%的提高。常规型和改进型多层螺旋电感结构电磁仿真的电感值和q值如图4所示。

本实施例的电感l1、l2均采用改进型多层螺旋结构，并使用0.25mm宽的高阻抗线来实现。电感l1设计成正方形，如图8所示，以减少优化参数；电感l2设计成矩形，如图7所示，以降低整个滤波器的尺寸。当频率为130mhz时,l1、l2的电感值分别为39nh和50nh，q值分别为140和176。l1和l2的平面图以及电磁仿真的电感值和q值如图5所示。

本发明采用基板上下两层的交叉带状线以及侧面接地通孔，带状线之间通过垂直过孔连接。有效地削弱不期望的互感。图9是现有滤波器的仿真结果图，图10是本发明滤波器的仿真结果图，从仿真结果看，现有技术的滤波器仿真曲线的低端零点消失，分析原因是相邻内埋电感之间产生的互感所致。而本发明的滤波器低端零点重现，滤波器的带外抑制也得到改善。

本发明针对130mhz的中心频率，提出了一种基于ltcc工艺的小型化集总参数带通滤波器。通过基板表面贴装高q式片式电容以及使用高阻抗线设计多层螺旋电感实现滤波器的小型化、高性能。通过对常规型多层螺旋电感结构进行改进，实现电感量的增加和电感尺寸的减小，同时电感q值也有一定程度的提高。通过在内埋电感线圈之间添加屏蔽结构，有效地削弱了不期望的电感，改善了滤波器的性能。大大的减小了滤波器整体尺寸，符合小型化滤波器的特点。

以上所述的实施例仅仅是对本发明的优选实施方式进行描述，并非对本发明的范围进行限定，在不脱离本发明设计精神的前提下，本领域普通技术人员对本发明的技术方案作出的各种变形和改进，均应落入本发明权利要求书确定的保护范围内。