一种时钟产生模块的制作方法

本实用新型涉及模拟时钟电路领域，尤其涉及一种时钟产生模块。

背景技术：

随着集成电路的快速发展，数模混合芯片的应用也越来越广泛，时钟是这类芯片必不可少的部分。同时，由于所处理信号的多样化、处理需求的不同，对运算速度也会有不同的要求。这需要时钟电路能够具备输出多种时钟信号的功能，但是目前时钟产生电路在电路设计上实现多种时钟信号输出时，电路设计复杂，且未曾考虑其电路功耗。

技术实现要素：

本实用新型针对现有技术中存在的，时钟产生电路在电路设计上实现多种时钟信号输出时，电路设计复杂、电路功耗大的技术问题，提供了一种时钟产生模块，能够在不影响正常工作、实现多种时钟信号输出的同时，降低电路的能量消耗。

本实用新型提供了一种时钟产生模块，包括：依次连接的偏置电路、环形振荡器和使能控制电路；所述偏置电路包括：节能控制子电路和偏置电流产生子电路；所述使能控制电路包括：节能控制信号产生子电路、占空比调节子电路和时钟信号整形子电路；

所述偏置电流产生子电路用于在使能信号的控制下基于偏置电压产生偏置电流；

所述环形振荡器用于基于所述偏置电流产生频率可调的第一正弦信号；

所述占空比调节子电路用于在使能信号的控制下调节所述第一正弦信号的占空比，以获得第二正弦信号；

所述时钟信号整形子电路用于对所述第二正弦信号进行整形，以获得时钟信号；

所述节能控制信号产生子电路用于基于所述使能信号产生节能控制信号；

所述节能控制子电路用于基于所述节能控制信号对所述偏置电路进行节能控制管理。

可选的，所述节能控制子电路包括：第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管和第五PMOS管；

所述第一PMOS管的栅极与所述节能控制信号产生子电路的节能控制信号输出端连接，用于输入节能控制信号；所述第一PMOS管的源极与电源电压端相连，用于输入电源电压；所述第一PMOS管的漏极与所述第四PMOS管的栅极、漏极相连；

所述第二PMOS管的栅极与所述第三PMOS管的栅极相连并接地；所述第二PMOS管的源极和所述第三PMOS管的源极均与电源电压端相连，用于输入电源电压；所述第二PMOS管的漏极和所述第三PMOS管的漏极分别与所述第四PMOS管的源极和所述第五PMOS管的源极相连；

所述第四PMOS管的栅极与所述第五PMOS管的栅极相连；所述第四PMOS管的漏极与所述第五PMOS管的漏极均与所述偏置电流产生子电路相连。

可选的，所述偏置电流产生子电路包括：第一NMOS管、第二NMOS管、第三NMOS管和第四NMOS管；

所述第一NMOS管的栅极、漏极均与所述第二NMOS管的栅极相连，并与偏置电压端相连，用于输入偏置电压；所述第二NMOS管的漏极与所述节能控制子电路相连；所述第一NMOS管的源极与所述第二NMOS管的源极相连并接地；

所述第三NMOS管的栅极与所述第四NMOS管的栅极相连，并与使能信号端相连，用于输入使能信号；所述第三NMOS管的漏极与偏置电压端相连，用于输入偏置电压；所述第四NMOS管的漏极与所述节能控制子电路相连；所述第三NMOS管的源极与所述第四NMOS管的源极相连并接地。

可选的，所述环形振荡器包括：与所述偏置电路相连的多个CMOS反相器，以及用于连接所述多个CMOS反相器的多个节点。

可选的，所述环形振荡器包括：

第一CMOS反相器、第二CMOS反相器、第三CMOS反相器、第四CMOS反相器、第五CMOS反相器、第六CMOS反相器、第七CMOS反相器、第八CMOS反相器；以及用于连接所述第一至第八CMOS反相器的第一节点、第二节点、第三节点和第四节点；

其中，所述第一CMOS反相器和所述第二CMOS反相器反向并联，且所述第一CMOS反相器的输入端和输出端分别与所述第一节点和所述第二节点连接；所述第六CMOS反相器和所述第七CMOS反相器反向并联，且所述第六CMOS反相器的输入端和输出端分别与所述第四节点和所述第三节点连接；

所述第三CMOS反相器的输入端和输出端分别与所述第一节点和所述第三节点连接；所述第四CMOS反相器的输入端和输出端分别与所述第三节点和所述第二节点连接；所述第五CMOS反相器的输入端和输出端分别与所述第二节点和所述第四节点连接；所述第八CMOS反相器的输入端和输出端分别与所述第四节点和所述第一节点连接。

可选的，所述第一节点通过第一电容接地，所述第二节点通过第二电容接地，所述第三节点通过第三电容接地，所述第四节点通过第四电容接地。

可选的，第一CMOS反相器由第六PMOS管和第五NMOS管构成；第二CMOS反相器由第七PMOS管和第六NMOS管构成；第三CMOS反相器由第八PMOS管和第七NMOS管构成；第四CMOS反相器由第九PMOS管和第八NMOS管构成；第五CMOS反相器由第十PMOS管和第九NMOS管构成；第六CMOS反相器由第十一PMOS管和第十NMOS管构成；第七CMOS反相器由第十二PMOS管和第十一NMOS管构成；第八CMOS反相器由第十三PMOS管和第十二NMOS管构成。

可选的，所述节能控制信号产生子电路包括：第十四PMOS管和第十三NMOS管；

所述第十四PMOS管的栅极和所述第十三NMOS管的栅极相连，并与使能信号端相连，用于输入使能信号；所述第十四PMOS管的源极与电源电压端相连，用于输入电源电压；所述第十三NMOS管的源极接地；所述第十四PMOS管的漏极和所述第十三NMOS管的漏极相连，并连接至节能控制信号输出端，用于输出节能控制信号。

可选的，所述占空比调节子电路包括：第十五PMOS管、第十六PMOS管、第十四NMOS管和第十五NMOS管；

所述第十五PMOS管的栅极和所述第十五NMOS管的栅极相连，并连接至节能控制信号输出端，用于输入节能控制信号；所述第十五PMOS管的源极与电源电压端相连，用于输入电源电压；所述第十五PMOS管的漏极分别与所述第十六PMOS管的漏极和所述第十四NMOS管的漏极相连；所述第十五NMOS管的漏极与所述十四NMOS管的源极相连；所述第十五NMOS管的源极接地；

所述第十四NMOS管的栅极与所述第十六PMOS管的栅极相连，并连接至所述环形振荡器的输出端。

可选的，所述时钟信号整形子电路包括：第九CMOS反相器和第十CMOS反相器；

所述第九CMOS反相器由第十七PMOS管和第十六NMOS管构成，所述第十CMOS反相器由第十八PMOS管和第十七NMOS管构成；

所述第十七PMOS管的栅极和所述第十六NMOS管的栅极相连，并连接至所述占空比调节子电路的输出端；所述第十七PMOS管的源极与电源电压端相连，用于输入电源电压；所述第十七PMOS管的漏极与所述第十六NMOS管的漏极相连，并连接至所述第十CMOS反相器；所述第十六NMOS管的源极接地；

所述第十八PMOS管的栅极和所述第十七NMOS管的栅极相连，并连接至所述第九CMOS反相器；所述第十八PMOS管的源极与电源电压端相连，用于输入电源电压；所述第十七NMOS管的源极接地；所述第十八PMOS管的漏极和所述第十七NMOS管的漏极相连，并连接至时钟信号输出端，用于输出时钟信号。

本实用新型中提供的一个或多个技术方案，至少具有如下技术效果或优点：

由于在本实用新型中，时钟产生模块，包括：依次连接的偏置电路、环形振荡器和使能控制电路；其中，所述偏置电路包括：节能控制子电路和偏置电流产生子电路；所述使能控制电路包括：节能控制信号产生子电路、占空比调节子电路和时钟信号整形子电路。进一步，所述偏置电流产生子电路用于在使能信号的控制下基于偏置电压产生偏置电流；所述环形振荡器用于基于所述偏置电流产生频率可调的第一正弦信号；所述占空比调节子电路用于在使能信号的控制下调节所述第一正弦信号的占空比，以获得第二正弦信号；所述时钟信号整形子电路用于对所述第二正弦信号进行整形，以获得时钟信号。需要指出的是，所述节能控制信号产生子电路用于基于所述使能信号产生节能控制信号；所述节能控制子电路用于基于所述节能控制信号对所述偏置电路进行节能控制管理。有效地解决了现有技术中时钟产生电路在电路设计上实现多种时钟信号输出时，电路设计复杂、电路功耗大的技术问题。能够在不影响正常工作、实现多种时钟信号输出的同时，降低电路的能量消耗。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其它的附图。

图1为本实用新型实施例提供的一种时钟产生模块的结构示意图；

图2为本实用新型实施例提供的时钟产生模块中偏置电路的电路原理图；

图3A为本实用新型实施例提供的时钟产生模块中一种环形振荡电路的电路原理图；

图3B为本实用新型实施例提供的时钟产生模块中另一种环形振荡电路的电路原理图；

图4为本实用新型实施例提供的时钟产生模块中使能控制电路的电路原理图。

具体实施方式

本实用新型实施例通过提供一种时钟产生模块，解决了现有技术中存在的，时钟产生电路在电路设计上实现多种时钟信号输出时，电路设计复杂、电路功耗大的技术问题，能够在不影响正常工作、实现多种时钟信号输出的同时，降低电路的能量消耗。

本实用新型实施例的技术方案为解决上述技术问题，总体思路如下：

本实用新型实施例提供了一种时钟产生模块，包括：依次连接的偏置电路、环形振荡器和使能控制电路；所述偏置电路包括：节能控制子电路和偏置电流产生子电路；所述使能控制电路包括：节能控制信号产生子电路、占空比调节子电路和时钟信号整形子电路；所述偏置电流产生子电路用于在使能信号的控制下基于偏置电压产生偏置电流；所述环形振荡器用于基于所述偏置电流产生频率可调的第一正弦信号；所述占空比调节子电路用于在使能信号的控制下调节所述第一正弦信号的占空比，以获得第二正弦信号；所述时钟信号整形子电路用于对所述第二正弦信号进行整形，以获得时钟信号；所述节能控制信号产生子电路用于基于所述使能信号产生节能控制信号；所述节能控制子电路用于基于所述节能控制信号对所述偏置电路进行节能控制管理。

可见，在本实用新型实施例中，通过在使能控制电路中设置节能控制信号产生子电路，以及在偏置电路中设置节能控制子电路；进一步，在外部使能信号的控制下，通过节能控制信号产生子电路产生节能控制信号，使得节能控制子电路基于该节能控制信号对所述偏置电路进行节能控制管理。同时，在使能信号的控制下，所述偏置电路中的偏置电流产生子电路产生偏置电流，环形振荡器基于所述偏置电流产生频率可调的第一正弦信号，所述使能控制电路中的占空比调节子电路和时钟信号整形子电路，依次对第一正弦信号进行占空比调节和整形处理，以获得最终的时钟信号。能够在不影响正常工作、实现多种时钟信号输出的同时，降低电路的能量消耗。

为了更好的理解上述技术方案，下面将结合说明书附图以及具体的实施方式对上述技术方案进行详细的说明，应当理解本实用新型实施例以及实施例中的具体特征是对本申请技术方案的详细的说明，而不是对本申请技术方案的限定，在不冲突的情况下，本实用新型实施例以及实施例中的技术特征可以相互组合。

请参考图1，本实用新型实施例提供了一种时钟产生模块，包括：依次连接的偏置电路10、环形振荡器20和使能控制电路30；偏置电路10包括：节能控制子电路101和偏置电流产生子电路102；使能控制电路30包括：节能控制信号产生子电路301、占空比调节子电路302和时钟信号整形子电路303；

偏置电流产生子电路102用于在使能信号EN_CLK的控制下基于偏置电压Vbiasn产生偏置电流Ibiasn；

环形振荡器20用于基于所述偏置电流Ibiasn产生频率可调的第一正弦信号S1；

占空比调节子电路302用于在使能信号EN_CLK的控制下调节第一正弦信号S1的占空比，以获得第二正弦信号S2；

时钟信号整形子电路303用于对第二正弦信号S2进行整形，以获得时钟信号CLK_OUT；

节能控制信号产生子电路301用于基于使能信号EN_CLK产生节能控制信号UN_CLK；

节能控制子电路101用于基于节能控制信号UN_CLK对所述偏置电路10进行节能控制管理。

在具体实施过程中，请参考图2，节能控制子电路101包括：第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4和第五PMOS管MP5；

第一PMOS管MP1的栅极与节能控制信号产生子电路301的节能控制信号输出端P_{UN_CLK}连接，用于输入节能控制信号UN_CLK；第一PMOS管MP1的源极与电源电压端P_VDD相连，用于输入电源电压VDD；第一PMOS管MP1的漏极与第四PMOS管MP4的栅极、漏极相连；

第二PMOS管MP2的栅极与第三PMOS管MP3的栅极相连并接地；第二PMOS管MP2的源极与第三PMOS管MP3的源极均与电源电压端P_VDD相连，用于输入电源电压VDD；第二PMOS管MP2的漏极和第三PMOS管MP3的漏极分别与第四PMOS管MP4的源极和第五PMOS管MP5的源极相连。

第四PMOS管MP4的栅极与第五PMOS管MP5的栅极相连；第四PMOS管MP4的漏极与第五PMOS管MP5的漏极均与偏置电流产生子电路102相连。

仍请参考图2，偏置电流产生子电路102包括：第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3和第四NMOS管MN4；

第一NMOS管MN1的栅极、漏极均与第二NMOS管MN2的栅极相连，并与偏置电压端P_V相连，用于输入偏置电压Vbiasn；第二NMOS管MN2的漏极与节能控制子电路101相连；第一NMOS管MN1的源极与第二NMOS管MN2的源极相连并接地；其中，第二NMOS管MN2的漏极具体与第四PMOS管MP4的漏极相连。

第三NMOS管MN3的栅极与第四NMOS管MN4的栅极相连，并与使能信号端P_{EN_CLK}相连，用于输入使能信号EN_CLK；第三NMOS管MN3的漏极与偏置电压端P_V相连，用于输入偏置电压Vbiasn；第四NMOS管MN4的漏极与节能控制子电路101相连；第三NMOS管MN3的源极与第四NMOS管MN4的源极相连并接地；其中，第四NMOS管MN4的漏极具体与第五PMOS管MP5的漏极相连。

在具体实施过程中，环形振荡器20包括：与偏置电路10相连的多个CMOS反相器，以及用于连接多个CMOS反相器的多个节点。请参考图3，环形振荡器20包括：

第一CMOS反相器201、第二CMOS反相器202、第三CMOS反相器203、第四CMOS反相器204、第五CMOS反相器205、第六CMOS反相器206、第七CMOS反相器207、第八CMOS反相器208；以及用于连接第一至第八CMOS反相器(201～208)的第一节点K1、第二节点K2、第三节点K3和第四节点K4；

其中，第一CMOS反相器201和第二CMOS反相器202反向并联，且第一CMOS反相器201的输入端和输出端分别与第一节点K1和第二节点K2连接；第六CMOS反相器206和第七CMOS反相器207反向并联，且第六CMOS反相器206的输入端和输出端分别与第四节点K4和第三节点K3连接；

第三CMOS反相器203的输入端和输出端分别与第一节点K1和第三节点K3连接；第四CMOS反相器204的输入端和输出端分别与第三节点K3和第二节点K2连接；第五CMOS反相器205的输入端和输出端分别与第二节点K2和第四节点K4连接；第八CMOS反相器208的输入端和输出端分别与第四节点K4和第一节点K1连接。

进一步，请结合图3A和图3B，第一CMOS反相器201由第六PMOS管MP6和第五NMOS管MN5构成。具体的，第六PMOS管MP6的源极与偏置电路10的偏置电流输出端P_I连接，用于接入偏置电流Ibiasn；第六PMOS管MP6的栅极和第五NMOS管MN5的栅极均与第一节点K1连接，并通过第一电容C1接地；第五NMOS管MN5的源极接地；第六PMOS管MP6的漏极与第五NMOS管MN5的漏极相连，并输出至第二CMOS反相器202。

第二CMOS反相器202由第七PMOS管MP7和第六NMOS管MN6构成；第三CMOS反相器203由第八PMOS管MP8和第七NMOS管MN7构成；第四CMOS反相器204由第九PMOS管MP9和第八NMOS管MN8构成；第五CMOS反相器205由第十PMOS管MP10和第九NMOS管MN9构成；第六CMOS反相器206由第十一PMOS管MP11和第十NMOS管MN10构成；第七CMOS反相器207由第十二PMOS管MP12和第十一NMOS管MN11构成；第八CMOS反相器208由第十三PMOS管MP13和第十二NMOS管MN12构成。第二节点K2通过第二电容C2接地，第三节点K3通过第三电容C3接地，第四节点K4通过第四电容C4接地。

第二CMOS反相器202至第八CMOS反相器208的结构与第一CMOS反相器201的结构类似，这里不再一一赘述。另外，第六至第十三PMOS管(MP6～MP13)的结构型号可同第一PMOS管MP1。

请参考图4，节能控制信号产生子电路301包括：第十四PMOS管MP14和第十三NMOS管MN13；

第十四PMOS管MP14的栅极和第十三NMOS管MN13的栅极相连，并与使能信号端P_{EN_CLK}相连，用于输入使能信号EN_CLK；第十四PMOS管MP14的源极与电源电压端P_VDD相连，用于输入电源电压VDD；第十三NMOS管MN13的源极接地；第十四PMOS管MP14的漏极和第十三NMOS管MN13的漏极相连，并连接至节能控制信号输出端P_{UN_CLK}，用于输出节能控制信号UN_CLK。

仍请参考图4，占空比调节子电路302包括：第十五PMOS管MP15、第十六PMOS管MP16、第十四NMOS管MN14和第十五NMOS管MN15；

第十五PMOS管MP15的栅极和第十五NMOS管MN15的栅极相连，并连接至节能控制信号输出端P_{UN_CLK}，用于输入节能控制信号UN_CLK；第十五PMOS管MP15的源极与电源电压端P_VDD相连，用于输入电源电压VDD；第十五PMOS管MP15的漏极分别与第十六PMOS管MP16的漏极和第十四NMOS管MN14的漏极相连；第十五NMOS管MN15的漏极与十四NMOS管MN14的源极相连；第十五NMOS管MN15的源极接地；

第十四NMOS管MN14的栅极与第十六PMOS管MP16的栅极相连，并连接至环形振荡器20的输出端P_{S1_OUT}。

请参考图4，所述时钟信号整形子电路303包括：第九CMOS反相器3031和第十CMOS反相器3032；

第九CMOS反相器3031由第十七PMOS管MP17和第十六NMOS管MN16构成，第十CMOS反相器3032由第十八PMOS管MP18和第十七NMOS管MN17构成；第九CMOS反相器3031和第十CMOS反相器3032的结构与第一CMOS反相器201相似，这里不再一一赘述。

第十七PMOS管MP17的栅极和第十六NMOS管MN16的栅极相连，并连接至所述占空比调节子电路302的输出端，用于输入第二正弦信号S2；第十七PMOS管MP17的源极与电源电压端P_VDD相连，用于输入电源电压VDD；第十七PMOS管MP17的漏极与第十六NMOS管MN16的漏极相连，并连接至第十CMOS反相器3032；第十六NMOS管MN16的源极接地；

第十八PMOS管MP18的栅极和第十七NMOS管MN17的栅极相连，并连接至第九CMOS反相器3031；第十八PMOS管MP18的源极与电源电压端P_VDD相连，用于输入电源电压VDD；第十七NMOS管MN17的源极接地；第十八PMOS管MP18的漏极和第十七NMOS管MN17的漏极相连，并连接至时钟信号输出端P_{CLK_OUT}，用于输出时钟信号CLK_OUT。

下面介绍一下本申请时钟产生模块的工作原理：

1)对于偏置电路10：

请参考图2，第二PMOS管MP2和第三PMOS管MP3构成电流镜结构，他们尺寸相同，流过两个MOS管的电流相等。对于PMOS管而言，当栅源电压V_GS＜0时，PMOS管导通，当栅源电压V_GS＞0时，PMOS管关断。第二PMOS管MP2和第三PMOS管MP3源极均接入电源电压VDD、栅极均接地，因此，当电源电压VDD接通时，第二PMOS管MP2和第三PMOS管MP3均处于导通状态。第四PMOS管MP4和第五PMOS管MP5的结构同第二PMOS管MP2和第三PMOS管MP3的结构，这里不再一一赘述。当第二PMOS管MP2和第三PMOS管MP3导通时，第四PMOS管MP4和第五PMOS管MP5的源极均为高。通过控制第一PMOS管MP1的导通和关断，可控制第四PMOS管MP4和第五PMOS管MP5构成电流镜结构工作或不工作。

在时钟产生模块工作时，其获取外部使能信号EN_CLK，节能控制信号产生子电路301输入使能信号EN_CLK，并对使能信号EN_CLK进行反向处理，以获得与其具有相反状态的节能控制信号UN_CLK。对于NPMOS管而言，当栅源电压V_GS＞0时，NMOS管导通，当栅源电压V_GS＜0时，NMOS管关断。当EN_CLK为低时，第三NMOS管MN3和第四NMOS管MN4构成的电流镜结构不工作，UN_CLK为高，第一PMOS管MP1关断，第四PMOS管MP4和第五PMOS管MP5构成电流镜结构工作，并向环形振荡器20输出电流，环形振荡器20正常工作。当EN_CLK为高时，UN_CLK为低，第一PMOS管MP1导通，第四PMOS管MP4和第五PMOS管MP5构成电流镜结构不工作，VDD直接通过第一PMOS管MP1向第一NMOS管MN1和第二NMOS管MN2构成的电流镜结构提供镜像电流，从而通过第三NMOS管MN3和第四NMOS管MN4再次镜像到环形振荡器20。可见，通过使能信号EN_CLK和节能控制信号UN_CLK对节能控制子电路101和偏置电流产生子电路102进行控制，能够在控制偏置电路10正常工作同时，降低其不工作时的能量消耗。

2)对于环形振荡器20

如图3A所示，以四边形为主回路的环形振荡器的拓扑结构中，包含4个节点(K1～K4)，节点与节点通过反相器(201～208)连接。振荡器主体结构为3个稳定回路和4个振荡回路。稳定回路当中有1个主回路和2个交叉耦合反相器电路，主回路为K4→K1→K3→K2→K4，交叉耦合反相器电路为K4→K3→K4和K1→K2→K1。振荡回路为3个反相器级联构成回路，4个振荡回路分别为K4→K1→K3→K4、K1→K3→K2→K1、K3→K2→K4→K3、K2→K4→K1→K2。

通过控制环形振荡器中反相器的级数，实现输出正弦信号的频率可调。例如，对于简单的三级环形振荡器，工作在亚阈值区的MOS管在一个周期内对寄生电容进行充放电，使得每个反相器都产生一个时延TD。在噪声的干扰下，假设第一个反相器输入为高时，经过寄生的电容和电阻的延时，在时间TD后，第二个反相器的输入为低，同样经过延时TD之后第三个反相器的输入为高，以此类推，当第三个反相器延时TD之后返回到第一个反相器的输入为低，再经过3TD，第一个反相器的输入为高。因此可以得到时钟的周期为T＝6TD。其他情况以此类推，这里不再一一赘述。

3)对于使能控制电路30

节能控制信号产生子电路301输入使能信号EN_CLK，并对使能信号EN_CLK进行反向处理，以获得与其具有相反状态的节能控制信号UN_CLK。

占空比调节子电路302中第十五PMOS管MP15、第十六PMOS管MP16、第十四NMOS管MN14和第十五NMOS管MN15，共同组成了一个与非门，当UN_CLK为高时，输入输出相同，就相当于是一个反相器。可以由反相器的直流特性得到电压转移曲线。为了得到想要的占空比，可根据转换点电压公式调节管子的尺寸来实现。

时钟信号整形子电路303中两个反相器用于对占空比调节子电路302输出的占空比调节处理后获得的第二正弦信号S2进行整形处理，以获得方波时钟信号CLK_OUT。

在具体实施过程中，电源电压和电容值决定了输出时钟频率和占空比，同时，工艺和温度、以及MOS管的尺寸和漏级电压也会影响输出时钟频率和占空比。

总而言之，在本实用新型实施例中，通过在使能控制电路中设置节能控制信号产生子电路，以及在偏置电路中设置节能控制子电路；进一步，在外部使能信号的控制下，通过节能控制信号产生子电路产生节能控制信号，使得节能控制子电路基于该节能控制信号对所述偏置电路进行节能控制管理。同时，在使能信号的控制下，所述偏置电路中的偏置电流产生子电路产生偏置电流，环形振荡器基于所述偏置电流产生频率可调的第一正弦信号，所述使能控制电路中的占空比调节子电路和时钟信号整形子电路，依次对第一正弦信号进行占空比调节和整形处理，以获得最终的时钟信号。能够在不影响正常工作、实现多种时钟信号输出的同时，降低电路的能量消耗。

尽管已描述了本实用新型的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例做出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本实用新型范围的所有变更和修改。

显然，本领域的技术人员可以对本实用新型进行各种改动和变型而不脱离本实用新型的精神和范围。这样，倘若本实用新型的这些修改和变型属于本实用新型权利要求及其等同技术的范围之内，则本实用新型也意图包含这些改动和变型在内。