积分器、LED电流纹波消除电路及其芯片、LED驱动器及其芯片、LED设备的制作方法

本申请涉及LED驱动技术领域，特别是涉及一种积分器、LED电流纹波消除电路及其芯片、LED驱动器及其芯片、LED设备。

背景技术：

LED(Light Emitting Diode，发光二极管)被应用于多种电子应用中，例如：建筑照明，汽车头尾灯，包括个人计算机和高清电视机在内的液晶显示设备的背光及闪光灯等。相比于如白炽灯和荧光灯之类的常规光源，LED具有显著的优点，包括高效率、良好的方向性、色彩稳定性、高可靠性、长寿命，小体积、以及环境安全性等。

LED是电流驱动设备，因此，调节通过LED的驱动电流是一个重要的控制技术。LED的驱动电源需要满足一些要求，例如：达到可以长时间无故障使用，能根据LED负载的变化而调整，驱动LED时不会出现频闪的现象等。现有的LED驱动电源种类繁多，但存在诸多不足，例如功率因数偏低，电路复杂，还有体积大，成本高等。

例如：在APFC BOOST驱动电源和LED去频闪的应用中，需要产生一个为1/10至1/4低频纹波频率带宽的环路，这样的环路通常需要加设一个大的滤波电容，实际电路中这样的滤波电容一般都得1μF以上。大的滤波电容无法在芯片内部实现，在实际应用中只能外置，外部增加的电容，增加了系统成本(例如电容本身的成本以及须在芯片上预留相应的引脚)和失效风险。

技术实现要素：

鉴于以上所述相关技术的不足，本申请的目的在于公开一种积分器、LED电流纹波消除电路、LED驱动器、LED驱动芯片及LED设备，用于解决相关技术中电路结构复杂、成本较高及存在较大失效风险等问题。

为实现上述目的及其他相关目的，本申请的第一方面在于公开一种积分器，包括：电压比较模块，用于接收输入电压和参考电压，将所述输入电压与所述参考电压进行比较并根据两者的比较结果而输出相应的逻辑信号；计数模块，与所述电压比较模块连接，用于根据所述电压比较模块输出的逻辑信号进行计数，生成数字控制信号；数模转换模块，与所述计数模块连接，用于对所述计数模块输出的数字控制信号进行数模转换，生成模拟控制信号。

在本申请第一方面的某些实施方式中，所述电压比较模块根据两者的比较结果而输出相应的逻辑信号，包括：在所述输入电压大于等于所述参考电压时输出第一逻辑信号，以及，在所述输入电压小于所述参考电压时输出第二逻辑信号；所述计数模块根据所述电压比较模块输出的逻辑信号进行计数，包括：在接收到所述第一逻辑信号时进行第一计数以及在接收到所述第二逻辑信号时进行第二计数。

在本申请第一方面的某些实施方式中，所述计数模块根据所述电压比较模块输出的逻辑信号进行计数，包括：在接收到高电平逻辑信号时进行加计数以及在接收到低电平逻辑信号时进行减计数。

在本申请第一方面的某些实施方式中，在一个工频周期内，所述加计数的个数和所述减计数的个数相同，所述数字控制信号的增加量和减少量相等。

在本申请第一方面的某些实施方式中，所述积分器还包括频率生成模块，与所述计数模块连接，用于向所述计数模块输出计数频率。

在本申请第一方面的某些实施方式中，所述频率生成模块为压控振荡器，具有两输入端和一输出端，其中，一个输入端用于接收所述输入电压，另一个输入端用于接收所述参考电压，所述输出端用于输出计数频率；所述计数频率采用以下公式生成：F_CLK＝K*|V_IN-V_REF|，其中，F_CLK为计数频率，V_IN为输入电压，V_REF为参考电压，K为压控振荡器的调频系数。

本申请的第二方面在于公开一种LED电流纹波消除电路，包括：如前所述的积分器，所述积分器中的输入电压为LED负载的负端电压与一采样电压的差值；信号调整模块，与所述积分器中的数模转换模块和所述LED负载连接，用于根据所述数模转换模块输出的模拟控制信号而调整LED负载的电压或电流，使得所述LED负载的平均电流保持稳定。

在本申请第二方面的某些实施方式中，所述信号调整模块包括位于所述LED负载和地端之间的调整管，所述调整管的控制端与所述数模转换模块的输出端连接。

在本申请第二方面的某些实施方式中，所述调整管为NMOS晶体管，所述MOS晶体管的栅极与所述数模转换模块的输出端连接，所述NMOS晶体管的漏极与LED负载的负端连接并作为LED负载的负端电压的输出端。

在本申请第二方面的某些实施方式中，所述信号调整模块包括放大器和调整管，所述放大器与所述数模转换模块连接，用于根据所述数模转换模块输出的模拟控制信号和一采样电压进行信号放大处理后生成稳压信号，所述调整管与所述放大器和LED负载分别电连接，用于根据所述稳压信号调整并稳定所述LED负载的电流。

在本申请第二方面的某些实施方式中，所述放大器为运算放大器，所述调整管为NMOS晶体管，其中，所述NMOS晶体管的栅极与所述运算放大器的输出端连接，所述NMOS晶体管的漏极与LED负载的负端连接并作为LED负载的负端电压的输出端，所述NMOS晶体管的源极通过一采样电阻连接地端并作为所述采样电压的输出端，所述运算放大器的第一输入端与所述数模转换模块的输出端连接，所述运算放大器的第二输入端与所述NMOS晶体管的源极连接。

本申请的第三方面在于公开一种LED纹波消除芯片，包括：如前所述的LED纹波消除电路或者如前所述的积分器。

本申请的第四方面在于公开一种LED驱动器，包括：如前所述的积分器，所述积分器中的输入电压为LED负端电压；信号调整模块，与所述积分器中的数模转换模块和所述LED负载连接，用于根据所述数模转换模块输出的模拟控制信号而调整所述LED负载的电压或电流，使得所述LED负载的平均电流保持稳定。

在本申请第四方面的某些实施方式中，所述信号调整模块包括脉冲宽度调制器和开关管，其中，所述脉冲宽度调制器与所述数模转换模块连接，用于根据所述数模转换模块输出的模拟控制信号而进行信号的脉冲宽度调制以生成开关管控制信号，所述开关管与所述脉冲宽度调制器连接，用于根据所述脉冲宽度调制器输出的开关管控制信号而进行导通/关断操作。

在本申请第四方面的某些实施方式中，所述脉冲宽度调制器是一比较器，所述比较器的第一输入端与所述数模转换模块连接，第二输入端连接一锯齿波或者三角波信号，用于根据所述数模转换模块输出的模拟控制信号与所述锯齿波或者三角波信号进行比较生成控制信号，用于调整开关管的导通时间。

在本申请第四方面的某些实施方式中，所述积分器中的输入电压为与LED负载电连接的一采样电阻的电压，所述采样电阻的另一端接地。

本申请的第五方面在于公开一种LED驱动芯片，其特征在于，包括：如前所述的积分器或如前所述的LED驱动器。

本申请的第六方面在于公开一种LED设备，包括：LED负载；整流桥，所述整流桥的输入端电连接至一交流电源，用于将交流电整流为直流电；第一电容，所述第一电容的两端分别电连接至所述整流桥中并联的两个整流支路，用于对直流电进行滤波；储能电感、续流二极管、以及第二电容，所述第二电容与LED负载并联后与所述续流二极管和所述储能电感串联，所述储能电感的另一端耦接至所述整流桥的一个整流支路；采用如前所述的LED驱动器，设置于所述LED负载和所述储能电感之间，用于调整并稳定所述LED负载的电流。

本申请的第七方面在于公开一种LED设备，包括：LED负载；去纹波电容，并联于所述LED负载；LED恒流驱动装置，与所述LED负载和所述去纹波电容连接，用于输出一恒定的LED驱动电流；如前所述的LED电流纹波消除电路，设于所述LED负载和所述LED恒流驱动装置之间。

本申请公开的积分器、LED电流纹波消除电路、LED驱动器、LED驱动芯片及LED设备，将输入电压与参考电压进行比较并根据两者的比较结果而输出相应的逻辑信号，根据逻辑信号和计数频率进行计数以形成相应的数字控制信号，再将数字控制信号进行数模转换以形成模拟控制信号，相比于采用差分放大器(跨导放大器)和滤波电容相组合的相关技术而言，电路结构简单且集成度更高，特别地，可免去配置大的滤波电容，实现了外围电路的简化，降低了系统成本，彻底消除外围滤波电容造成的失效问题。

附图说明

图1显示为相关技术中采用采用大的滤波电容的电路结构示意图。

图2显示为本申请积分器在一实施方式中的电路原理图。

图3显示为本申请积分器在另一实施方式中的电路原理图。

图4显示为图3中的积分器在一实施例中的电路结构示意图。

图5显示为图4中各个信号的时序图。

图6显示为本申请LED设备在一实施方式中的示意图。

图7显示为本申请LED设备在另一个实施方式中的示意图。

图8显示为图6所示的LED设备在一实施方式中的结构图。

图9显示为图8中的LED设备在一实施例中的电路结构示意图。

图10显示为本申请LED电流纹波消除电路应用于LED电流纹波消除作业中的流程示意图。

图11显示为本申请LED设备在另一实施方式中的结构图。

图12显示为图11中LED设备在一实施例中的电路结构示意图。

具体实施方式

以下由特定的具体实施例说明本申请的实施方式，熟悉此技术的人士可由本说明书所揭露的内容轻易地了解本申请的其他优点及功效。

在下述描述中，参考附图，附图描述了本申请的若干实施例。应当理解，还可使用其他实施例，并且可以在不背离本申请的精神和范围的情况下进行机械组成、结构、电气以及操作上的改变。下面的详细描述不应该被认为是限制性的，并且本申请的实施例的范围仅由公布的专利的权利要求书所限定。这里使用的术语仅是为了描述特定实施例，而并非旨在限制本申请。空间相关的术语，例如“上”、“下”、“左”、“右”、“下面”、“下方”、“下部”、“上方”、“上部”等，可在文中使用以便于说明图中所示的一个元件或特征与另一元件或特征的关系。

虽然在一些实例中术语第一、第二等在本文中用来描述各种元件，但是这些元件不应当被这些术语限制。这些术语仅用来将一个元件与另一个元件进行区分。例如，第一预设阈值可以被称作第二预设阈值，并且类似地，第二预设阈值可以被称作第一预设阈值，而不脱离各种所描述的实施例的范围。第一预设阈值和预设阈值均是在描述一个阈值，但是除非上下文以其他方式明确指出，否则它们不是同一个预设阈值。相似的情况还包括第一音量与第二音量。

再者，如同在本文中所使用的，单数形式“一”、“一个”和“该”旨在也包括复数形式，除非上下文中有相反的指示。应当进一步理解，术语“包含”、“包括”表明存在所述的特征、步骤、操作、元件、组件、项目、种类、和/或组，但不排除一个或多个其他特征、步骤、操作、元件、组件、项目、种类、和/或组的存在、出现或添加。此处使用的术语“或”和“和/或”被解释为包括性的，或意味着任一个或任何组合。因此，“A、B或C”或者“A、B和/或C”意味着“以下任一个：A；B；C；A和B；A和C；B和C；A、B和C”。仅当元件、功能、步骤或操作的组合在某些方式下内在地互相排斥时，才会出现该定义的例外。

本申请的发明人发现，在相关的LED驱动技术中，需要产生一个为1/10至1/4低频纹波频率带宽的环路，相关技术中实现这种低带宽的方法是加设一个大的滤波电容。请参阅图1，显示为相关技术中采用大的滤波电容的电路结构示意图。在相关技术中，该电路包括差分放大器EA和滤波电容C。该差分放大器EA实质是一跨导放大器，其两个输入端分别接收输入电压V_IN和参考电压V_REF，能将输入电压V_IN和参考电压V_REF所形成的输入差分电压转换为输出电流，即，输出的电流是正比于输入电压V_IN与参考电压V_REF的电压差。差分放大器EA输出的电流能对滤波电容C进行充放电操作。具体地，当输入电压V_IN大于等于参考电压V_REF时，差分放大器EA输出的电流对滤波电容C进行放电，差分放大器EA输出端的COMP电压慢慢降低；输入电压V_IN小于参考电压V_REF时，差分放大器EA输出的电流对滤波电容C进行充电，COMP电压慢慢增加。因为选择大的补偿电容，环路带宽很慢，COMP变化缓慢，一个公频周期内基本保持不变。不过，这样一个大的滤波电容(滤波电容一般都得1μF以上)无法集成于相关的控制芯片内，而只能采取外置的方式与相关的控制芯片连接，如此，增加了整个电路结构的复杂度，并造成整个应用成本的增加(例如滤波电容的成本以及须在芯片上预留相应的引脚)和失效率的增加。有鉴于此，本申请的发明人针对相关技术而提出了一种可避免采用大电容外置方式的积分器，及配置有该积分器的LED电流纹波消除电路、LED纹波消除芯片、LED驱动器及LED驱动芯片、以及LED设备。

本申请在一方面提供一种积分器，该积分器包括电压比较模块、计数模块、以及数模转换模块。

电压比较模块可用于接收输入电压和参考电压，将接收到的输入电压与参考电压进行比较并根据两者的比较结果而输出相应的逻辑信号。在本实施方式中，请参阅图2，显示为本申请积分器在一实施方式中的电路原理图。如图2所示，电压比较模块11用于接收输入电压V_IN和参考电压V_REF，将输入电压V_IN与参考电压V_REF进行比较并根据两者的比较结果而输出相应的逻辑信号。在实际应用中，将输入电压V_IN与参考电压V_REF进行比较并根据输入电压V_IN与参考电压V_REF的比较结果而输出相应的逻辑信号可例如包括：当输入电压V_IN大于等于参考电压V_REF时，电压比较模块11输出第一逻辑信号；而当输入电压V_IN小于参考电压V_REF时，电压比较模块11输出第二逻辑信号。在一实施例中，电压比较模块11根据两者的比较结果而输出相应的逻辑信号可包括：在输入电压V_IN大于等于参考电压V_REF时输出高电平逻辑信号，以及，在输入电压V_IN小于参考电压V_REF时输出低电平逻辑信号。在另一实施例中，电压比较模块11根据两者的比较结果而输出相应的逻辑信号可包括：在输入电压V_IN大于等于参考电压V_REF时输出低电平逻辑信号，以及，在输入电压V_IN小于参考电压V_REF时输出高电平逻辑信号。

计数模块与电压比较模块连接，用于根据电压比较模块输出的逻辑信号进行计数，生成数字控制信号。在本实施方式中，如图2所示，计数模块12与电压比较模块11连接，用于接收来自电压比较模块11输出的逻辑信号并根据所述逻辑信号进行计数，从而生成数字控制信号。与前述相对应地，在实际应用中，计数模块12根据电压比较模块11输出的逻辑信号进行计数可例如包括：在接收到电压比较模块11输出的第一逻辑信号时进行第一计数，在接收到电压比较模块11输出的第二逻辑信号时进行第二计数，通过第一计数和第二计数，从而生成具有一定占空比的数字控制信号。在一实施例中，计数模块12根据电压比较模块11输出的逻辑信号进行计数可包括：在接收到高电平逻辑信号时进行加计数，以及，在接收到低电平逻辑信号时进行减计数。当然，并不以此为限，同样，在另一实施例中，计数模块12根据电压比较模块11输出的逻辑信号进行计数也可包括：在接收到低电平逻辑信号时进行加计数，以及，在接收到高电平逻辑信号时进行减计数。

数模转换模块与计数模块连接，用于对计数模块输出的数字控制信号进行数模转换，生成模拟控制信号。在本实施方式中，如图2所示，数模转换模块14与计数模块12连接，用于对计数模块12输出的数字控制信号进行数模转换，生成模拟控制信号。可以说，经过数模转换模块14输出的模拟控制信号为一相对于参考电压V_REF起伏缓变的低频信号，如此，可以说形成的模拟控制信号在工频周期内是变化平缓的。

在另一实施方式中，本申请提供的积分器除了电压比较模块、计数模块以及数模转换模块之外还可包括频率生成模块。所述频率生成模块与所述计数模块连接，用于向所述计数模块输出计数频率。请参阅图3，显示为本申请积分器在另一实施方式中的电路原理图。如图3所示，本申请积分器包括：电压比较模块11、计数模块12、频率生成模块13、以及数模转换模块14。

在本实施方式中，电压比较模块11用于接收输入电压V_IN和参考电压V_REF，将输入电压V_IN与参考电压V_REF进行比较并根据两者的比较结果而输出相应的逻辑信号。在一实施例中，电压比较模块11将输入电压V_IN与参考电压V_REF进行比较并根据输入电压V_IN与参考电压V_REF的比较结果而输出相应的逻辑信号可包括：将输入电压V_IN与参考电压V_REF进行比较，当输入电压V_IN大于等于参考电压V_REF时输出高电平逻辑信号，以及，当输入电压V_IN小于参考电压V_REF时输出低电平逻辑信号。当然，在另一实施例中，电压比较模块11根据两者的比较结果而输出相应的逻辑信号也可包括：在输入电压V_IN大于等于参考电压V_REF时输出低电平逻辑信号，以及，在输入电压V_IN小于参考电压V_REF时输出高电平逻辑信号。

频率生成模块13与计数模块12连接，用于向计数模块12输出计数频率，以供计数模块12能根据计数频率进行相应计数。在一实施例中，频率生成模块13生成的计数频率是与输入电压V_IN和参考电压V_REF相关的，例如，频率生成模块13生成的计数频率是与输入电压V_IN和参考电压V_REF两者之间的压差成正比的关系，即：输入电压V_IN和参考电压V_REF两者之间的压差越大，则生成的计数频率就越高；输入电压V_IN和参考电压V_REF两者之间的压差较小，则生成的计数频率就较低。

计数模块12与电压比较模块11和频率生成模块13连接，用于接收来自电压比较模块11输出的逻辑信号和频率生成模块13的计数频率并据以进行计数，从而生成数字控制信号。在一实施例中，计数模块12根据逻辑信号和计数频率进行计数可包括：在接收到电压比较模块11输出的逻辑信号为高电平逻辑信号时，则进行加计数；在接收到电压比较模块11输出的逻辑信号为低电平逻辑信号时，则进行减计数。且，在进行计数时，计数持续时间则与计数频率呈反比的关系，即：计数频率越高，则计数持续时间越短；计数频率越低，则计数持续时间越长。这样，结合前述中输入电压V_IN和参考电压V_REF两个参数，根据逻辑信号和计数频率进行计数大致的趋势为：若输入电压V_IN大于等于参考电压V_REF，则进行加计数，且若输入电压V_IN与参考电压V_REF之间的压差越大(或越小)，则进行加计数的计数频率越高(或越低)；若输入电压V_IN小于参考电压V_REF，则进行减计数，且若输入电压V_IN与参考电压V_REF之间的压差越大(或越小)，则进行减计数的计数频率越高(或越低)。如此，由计数模块12经计数后所生成的数字控制信号整体不仅能适配于输入电压V_IN与参考电压V_REF之间的比较结果且其陡缓程度是与输入电压V_IN与参考电压V_REF之间压差相关的。

数模转换模块14与计数模块12连接，用于对计数模块12输出的数字控制信号进行数模转换，生成模拟控制信号。可以说，经过数模转换模块14输出的模拟控制信号为一相对于参考电压V_REF起伏缓变的低频信号，如此，可以说形成的模拟控制信号在工频周期内是变化平缓的。

本申请提供的积分器，是一种能够执行积分运算的电路，其输出的模拟控制信号是输入信号的积分，利用电压比较模块、频率生成模块、计数模块以及数模转换模块，可使得模拟控制信号为一相对于参考电压V_REF起伏缓变的低频信号，滤除输入信号中的高频成分。

请参阅图4，显示为图3中的积分器在一实施例中的电路结构示意图。

在图4的实施例中，电压比较模块11可例如采用电压比较器，电压比较器11的正相输入端用于接收输入电压V_IN，电压比较器11的反相输入端用于接收一预设的参考电压V_REF。具体地，电压比较器11将接收到的输入电压V_IN与参考电压V_REF进行比较，并根据比较结果而输出第一逻辑信号或第二逻辑信号。详言之，电压比较器11根据比较结果而输出第一逻辑信号或第二逻辑信号具体包括：当输入电压V_IN是大于等于参考电压V_REF时，则输出为高电平的第一逻辑信号(该第一逻辑信号可例如为“1”逻辑信号，该高电平的第一逻辑信号可简称为高电平逻辑信号)；当输入电压V_IN是小于参考电压V_REF时，则输出为低电平的第二逻辑信号(该第二逻辑信号可例如为“0”逻辑信号，该低电平的第二逻辑信号可简称为低电平逻辑信号)。当然，上述电压比较器11对输入电压V_IN与参考电压V_REF的比较方式仅为示例性说明，并非用以限制本申请的权利保护范围，例如，在其他实施例中，电压比较器11的反相输入端用于接收输入电压V_IN，电压比较器11的正相输入端用于接收一预设的参考电压V_REF，这样，当输入电压V_IN是大于等于参考电压V_REF时，则输出为低电平的第一逻辑信号(该第一逻辑信号可例如为“0”逻辑信号，该低电平的第一逻辑信号可简称为低电平逻辑信号)；当输入电压V_IN是小于参考电压V_REF时，则输出为高电平的第二逻辑信号(该第二逻辑信号可例如为“1”逻辑信号，该高电平的第二逻辑信号可简称为高电平逻辑信号)。本质上，利用电压比较器11将输入电压V_IN与参考电压V_REF进行比较并根据两者的比较结果而输出相应的逻辑信号其实就是信号进行模数转换的一个重要器件。

在图4的实施例中，频率生成模块13可例如采用压控振荡器(Voltage-Controlled Oscillator，简称VCO)，该压控振荡器13具有两输入端和一输出端，其中，一个输入端用于接收输入电压V_IN，另一个输入端用于接收参考电压V_REF，输出端则用于输出计数频率。由于压控振荡器13的两个输入端接收的是输入电压V_IN和参考电压V_REF，因此，输出的计数频率为：F_CLK＝K*|V_IN-V_REF|，其中，F_CLK为计数频率，V_IN为输入电压，V_REF为参考电压，K为压控振荡器的调频系数。由此可见，压控振荡器13的输出频率是与输入电压V_IN与参考电压V_REF之间的压差成正比，即，若输入电压V_IN与参考电压V_REF之间的压差越大，则输出频率越高；若输入电压V_IN与参考电压V_REF之间的压差越小，则输出频率越低。

在图4的实施例中，计数模块12可例如采用加减计数器，该加减计数器12与电压比较器11和压控振荡器13连接，用于在接收到电压比较器11输出的高电平逻辑信号时根据压控振荡器13输出的计数频率进行加计数以及在接收到电压比较器11输出的低电平逻辑信号时根据压控振荡器13输出的计数频率进行减计数。当然，上述加减计数器12对高电平逻辑信号进行加计数以及对低电平逻辑信号进行减计数仅为示例性说明，并非用以限制本申请的权利保护范围，例如，在其他实施例中，加减计数器12也可以采用对高电平逻辑信号进行减计数以及对低电平逻辑信号进行加计数的计数方式。由于加减计数器12进行加减计数是与逻辑信号(逻辑信号是与输入电压V_IN和参考电压V_REF的比较结果相关)及计数频率(计数频率是与输入电压V_IN和参考电压V_REF之间的压差相关)相关，由此，由计数模块12经计数后所生成的数字控制信号整体不仅能适配于输入电压V_IN与参考电压V_REF之间的比较结果且其陡缓程度是与输入电压V_IN与参考电压V_REF之间压差相关的。由上可知，通过设置合适的参考电压V_REF，可使得输出信号为一相对于参考电压V_REF起伏缓变的低频信号，滤除了原输入信号V_IN中可能会出现的高频成分。

在图4的实施例中，数模转换模块14可采用常规的数模转换器(Digital to Analog Converter，简称DAC)，该数模转换器14与加减计数器12连接，用于将加减计数器12进行加计数和减计数所输出的数字控制信号进行数模转换，生成模拟控制信号V_COMP。

请另参阅图5，显示为图4中各个信号的时序图。如图5所示，电压比较器11将接收的输入电压V_IN和预设的参考电压V_REF进行比较，当输入电压V_IN大于等于参考电压V_REF时，就输出高电平逻辑信号(例如，高电平逻辑信号为输出“1”)，当输入电压V_IN小于参考电压V_REF时，就输出低电平逻辑信号(例如，低电平逻辑信号为输出“0”)。加减计数器12在接收到高电平逻辑信号时就进行加计数，且加计数的计数频率是与输入电压V_IN和参考电压V_REF之间的压差成正比的，即，若输入电压V_IN与参考电压V_REF的压差越大(即，输入电压V_IN减参考电压V_REF所得的差值越大)，则加计数频率越高；若输入电压V_IN与参考电压V_REF的压差越小(即，输入电压V_IN减参考电压V_REF所得的差值越小)，则加计数频率越低。加减计数器12在接收到低电平逻辑信号时就进行减计数，且减计数的计数频率是与输入电压V_IN和参考电压V_REF之间的压差成正比的，即，若输入电压V_IN与参考电压V_REF的压差越大(即，参考电压V_REF减输入电压V_IN所得的差值越大)，则减计数频率越高；若输入电压V_IN与参考电压V_REF的压差越小(即，参考电压V_REF减输入电压V_IN所得的差值越小)，则减计数频率越低。这种特性表现在图5中可以看到，经过加减计数器12进行加减计数后输出的数字控制信号，若输入电压V_IN与参考电压V_REF之间的压差越大，计数频率越高，计数持续时间越短，形成的数字控制信号的波形在横向的时间轴上就越短，波形整体就显得陡峭些；若输入电压V_IN与参考电压V_REF的压差越小，计数频率越低，计数持续时间越长，形成的数字控制信号的波形在横向的时间轴上就越长，波形整体就显得平缓些。针对单次计数，形成的数字控制信号的波形在时间轴上的时间是与计数频率成反比的。当处于稳定状态时，在一个工频周期内，加计数的个数和减计数的个数相同，形成的数字控制信号的增加量和减少量相等。通过数模转换器14进行数模转换后输出模拟控制信号V_COMP，可以看到，当输入电压V_IN大于等于参考电压V_REF时得到的模拟控制信号V_COMP是升压信号，当输入电压V_IN小于参考电压V_REF时得到的模拟控制信号V_COMP则是降压信号。由图5可知，在一个工频周期内，加计数的个数和减计数的个数相同，如此，通过数模转换器14经数模转换后输出的控制信号V_COMP在一个工频周期内的增加量和减少量也是相等的。总体而言，模拟控制信号V_COMP变化平缓，因此，可认为模拟控制信号V_COMP在工频周期内是稳定的。

由上可知，本申请提供的积分器，采用了电压比较模块、频率生成模块、计数模块及数模转换模块，利用电压比较模块将输入电压与参考电压进行比较并根据两者的比较结果而输出相应的逻辑信号，由计数模块根据电压比较模块输出的逻辑信号和频率生成模块输出的计数频率进行计数以形成相应的数字控制信号，再由数模转换模块将计数模块输出的数字控制信号进行数模转换以形成模拟控制信号，相比于采用差分放大器(跨导放大器)和滤波电容相组合的相关技术而言，电路结构简单且集成度更高，特别地，可免去配置大的滤波电容，实现了外围电路的简化，降低了系统成本，彻底消除外围滤波电容造成的失效问题。

请参阅图6，显示为本申请LED设备在一实施方式中的示意图。如图6所示，本申请LED设备包括：LED负载10、去纹波电容C0、LED恒流驱动装置20以及LED电流纹波消除芯片30。

LED负载10可有一个LED灯或多个LED灯组成，可提供照明及指示闪光等应用场景中。

去纹波电容C0并联于LED负载10，具体地，去纹波电容C0的第一端与LED负载10的正端连接，去纹波电容C0的第二端则与地端连接。

LED恒流驱动装置20用于提供输入电流。LED恒流驱动装置20输出一个含有工频纹波的电流信号，含有纹波的电流信号在去纹波电容C0上就会产生一个含有工频纹波的电压信号。在本实施方式中，LED恒流驱动装置20可例如为有源功率因数校正LED驱动器。

功率因数校正(Power Factor Correction，简称PFC)中的“功率因数”，指的是有效功率与总耗电量(视在功率)之间的关系，也就是有效功率除以总耗电量(视在功率)的比值。基本上功率因素可以衡量电力被有效利用的程度，当功率因素值越大，代表其电力利用率越高。目前的PFC技术主要包括无源PFC(又称被动式PFC)及有源PFC(又称主动式PFC，Active Power Factor Correction，APFC)。无源PFC技术的体积较大，需要增加额外的元件来更好地改变电流波形，能够达到约0.8或更高的功率因数，其中。在小于5W至40W的较低功率应用中，几乎是标准选择的反激式拓扑结构只需要采用无源元件及稍作电路改动，即可实现高于0.7的功率因数。有源PFC技术通常是作为一个专门的电源转换段增加到电路中来改变输入电流波形。低功率因数的LED电源由于输入端接有大电容滤波，因此输出的纹波电压很小，LED灯的频闪也很小甚至接近没有，无频闪的LED灯不会使人感到眩晕，同时还可以减小长时间工作带来的眼睛不适，然而输入端的大电容在减少频闪的同时，也会使功率因数降低，低功率因数的电源不仅会加快线路的损耗，还会增加供电变压器的负担，使整个电网的输送能力和电网质量大大减弱。有源PFC通常提供升压，交流100Vac至277Vac的宽输入范围内，PFC输出电压范围达直流450Vdc至277Vdc。在有源PFC中，需要提供专门的DC-DC转换器来提供电流稳流，即：在整流器和负载之间接入DC-DC转换器，应用电流反馈技术，使输入端电流波形跟踪交流输入正弦电压波形，可以使其近正弦波，从而使输入端电流的总谐波失真THD小于5％，这样，功率因数可以提高至0.9甚至更高。常用有源功率因数校正电路分为连续电流模式控制型与非连续电流模式控制型两类，其中，连续电流模式控制型主要有升压型(Boost)、降压型(Buck)、升降压型(Buck-Boost)之分。针对升压型(Boost)控制电路，在一实施例中，可例如包括：整流桥、滤波电容、储能电感、以及续流二极管等，其中，所述整流桥的输入端电连接至一交流电源，用于将交流电整流为直流电；所述滤波电容的两端分别电连接至所述整流桥中并联的两个整流支路，用于对直流电进行滤波，以抑制射频干扰(Radio Frequency Interference，简称RFI)和电磁干扰(Electromagnetic Interference，简称EMI)噪声，并可防止电网对主电路的高频瞬态冲击；所述储能电感连接于所述整流桥的一个整流支路上，主要起到储能作用，同时可减少电流的纹波输出。非连续电流模式控制型有正激型(Forward)、反激型(Fly-back)之分。高功率因数的LED电源由于功率因数高，减轻电网负担的同时还可以减少线路线径的成本，然而它的输出电流含有100HZ/120HZ的工频纹波成分(例如电网频率为50Hz，则高功率因数的LED电源输出电流含有100Hz的纹波，LED灯中的电流也含有100Hz的纹波，使光输出含有100Hz的频闪)，带有高功率因数的LED灯虽然肉眼感觉不到它的频闪，但长时间的使用会引起人的视觉疲劳，影响眼睛的健康。

LED电流纹波消除芯片30，位于LED驱动器20和LED负载10之间。在本实施方式中，LED电流纹波消除芯片30至少包括：电源端HV、电压调整端Drain、电流检测端CS、以及地端连接端GND。电源端HV与LED负载10的正端连接，用于获得电源电压，以向应用于LED电流纹波消除芯片30中各电路或元器件提供电源。进一步地，电源端HV更可通过一个启动电阻R0而与LED负载10的正端连接。电压调整端Drain与LED负载10的负端连接，用于检测并获取LED负载10的负端电压。电流检测端CS可通过一采样电阻R_CS而与地端连接并输出采样电压。地端连接端GND与地端连接。LED电流纹波消除芯片30通过检测LED负载10的负端电压，根据负端电压与预设的参考电压的比较结果而生成稳定的模拟控制信号，用以控制LED负载获得稳定的驱动电流，从而消除LED负载的电流纹波并使得LED负载的平均电流保持稳定。

由图6可知，在本申请LED设备中，LED电流纹波消除芯片30被配置为检测LED负载10的负端电压并根据所述负端电压的变化状态而动态生成模拟控制信号，用于控制LED负载的驱动电流，使得LED负载获得稳定的驱动电流，从而消除LED负载的电流纹波。相比于常规的相关技术，LED电流纹波消除芯片30可免去配置大的滤波电容，实现了外围电路的简化，降低了系统成本，彻底消除外围滤波电容造成的失效问题。

值得一提的是，图6仅为一示例性说明，但并非用于限制本申请的保护范围，例如，另可参阅图7，显示为本申请LED设备在另一个实施方式中的示意图。如图7所示，在该另一个实施方式中，LED设备中的LED电流纹波消除芯片30，至少包括：电源端HV、电压调整端Drain、电流检测端CS、以及与地端连接端GND。电源端HV是与LED负载10的负端连接，用于获得电源电压，以向应用于LED电流纹波消除芯片30中各电路或元器件提供供电电源。电压调整端Drain与LED负载10的负端连接，用于检测并获取LED负载10的负端电压作为输入电压。电流检测端CS可通过一采样电阻R_CS而与地端连接并输出采样电压。地端连接端GND与地端连接。在图7所示的LED设备中，电源端HV是与LED负载10的负端连接，电压调整端Drain与LED负载10的负端连接，因此，针对LED电流纹波消除芯片30，电源端HV的引脚就可与电压调整端Drain的引脚实现复用，可实现简化电路及芯片结构，降低设计及制造成本。

请继续参阅图8，显示为图6中LED设备在一实施方式中的结构图。如图8所示，在本实施方式中，本申请LED设备包括：LED负载10、去纹波电容C0、LED恒流驱动装置20以及LED电流纹波消除电路，其中，LED纹波消除电路是集成于一LED纹波消除芯片中。

LED负载10可有一个LED灯或多个LED灯组成，可提供照明及指示闪光等应用场景中。

去纹波电容C0并联于LED负载10，具体地，去纹波电容C0的第一端与LED负载10的正端连接，去纹波电容C0的第二端则与地端连接。

LED驱动器20用于提供输入电流。LED驱动器20输出一个含有工频纹波的电流信号，含有纹波的电流信号在去纹波电容C0上就会产生一个含有工频纹波的电压信号。在本实施方式中，LED驱动器可例如为有源功率因数校正LED驱动器。

所述LED电流纹波消除芯片内置有供电电路和LED电流纹波消除电路。

所述供电电路与LED负载10和LED驱动器20连接，用于生成应用于LED电流纹波消除芯片30中各电路或元器件的供电电源。进一步地，在一实施例中，所述供电电路还可至少包括欠压锁定电路(Under Voltage Lock-Out，简称UVLO)和偏置及参考电压产生电路等。

UVLO就是欠压锁定电路，用于确保一旦供电电压低于LED电流纹波消除芯片的开启门限电压时，系统以受控方式关闭，从而不会产生不稳定的振荡或进入欠压情形，从而可保证LED电流纹波消除芯片在供电电压不足时不致于被损坏。为了更稳定的工作，某些DC/DC转换器具有UVLO功能。电源开启后，UVLO功能使内部电路处于待机状态，直到DC/DC转换器的输入电压(V_IN)达到UVLO电压，以此来减少电流消耗并避免误操作。

偏置及参考电压产生电路与所述欠压锁定电路连接，用于产生相应的偏置电压V_bias和/或参考电压V_REF。在一种具体示例中，偏置及参考电压可产生偏置电压V_bias。在另一种具体示例中，偏置及参考电压可产生参考电压V_REF。在又一种示例中，偏置及参考电压可产生偏置电压V_bias和参考电压V_REF。

所述LED电流纹波消除电路可包括前述的积分器，所述积分器可包括：电压比较模块11、计数模块12、频率生成模块13、以及数模转换模块14。此外，所述LED电流纹波消除电路还可包括信号调整模块，所述信号调整模块与所述积分器和LED负载10连接，用于根据所述积分器输出的模拟控制信号而调整LED负载10的电压或电流，使得LED负载10的平均电流保持稳定且可消除LED负载的电流纹波。

电压比较模块可用于接收输入电压和参考电压，将接收到的输入电压与参考电压进行比较并根据两者的比较结果而输出相应的逻辑信号。如图8所示，在本实施方式中，电压比较模块11用于接收输入电压V_IN和参考电压V_REF，将输入电压V_IN与参考电压V_REF进行比较并根据两者的比较结果而输出相应的逻辑信号。需说明的是，在本实施方式中，电压比较模块11所接收的输入电压可例如为LED负载10的负端电压与一采样电压的差值。在实际应用中，将输入电压V_IN与参考电压V_REF进行比较并根据输入电压V_IN与参考电压V_REF的比较结果而输出相应的逻辑信号可例如包括：当输入电压V_IN大于等于参考电压V_REF时，电压比较模块11输出第一逻辑信号；而当输入电压V_IN小于参考电压V_REF时，电压比较模块11输出第二逻辑信号。在一实施例中，电压比较模块11根据两者的比较结果而输出相应的逻辑信号可包括：在输入电压V_IN大于等于参考电压V_REF时输出高电平逻辑信号，以及，在输入电压V_IN小于参考电压V_REF时输出低电平逻辑信号。在另一实施例中，电压比较模块11根据两者的比较结果而输出相应的逻辑信号可包括：在输入电压V_IN大于等于参考电压V_REF时输出低电平逻辑信号，以及，在输入电压V_IN小于参考电压V_REF时输出高电平逻辑信号。

频率生成模块与计数模块连接，用于向计数模块输出计数频率，以供计数模块能根据计数频率进行相应计数。如图8所示，在本实施方式中，频率生成模块13与计数模块12连接，用于向计数模块12输出计数频率，以供计数模块12能根据计数频率进行相应计数。在实际应用中，频率生成模块13生成的计数频率是与输入电压V_IN和参考电压V_REF相关的，例如，频率生成模块13生成的计数频率是与输入电压V_IN和参考电压V_REF两者之间的压差成正比的关系，即：输入电压V_IN和参考电压V_REF两者之间的压差越大，则生成的计数频率就越高；输入电压V_IN和参考电压V_REF两者之间的压差较小，则生成的计数频率就较低。

计数模块与电压比较模块和频率生成模块连接，用于接收来自电压比较模块输出的逻辑信号和频率生成模块的计数频率并据以进行计数，从而生成数字控制信号。在本实施方式中，如图8所示，计数模块12与电压比较模块11和频率生成模块13连接，用于接收来自电压比较模块11输出的逻辑信号和频率生成模块13的计数频率并据以进行计数，从而生成数字控制信号。在实际应用中，接收来自电压比较模块输出的逻辑信号和频率生成模块的计数频率并据以进行计数可例如包括：在接收到高电平逻辑信号时进行加计数以及在接收到低电平逻辑信号时进行减计数。因此，计数模块12根据逻辑信号和计数频率进行计数可包括：在接收到电压比较模块11输出的逻辑信号为高电平逻辑信号时，则进行加计数；在接收到电压比较模块11输出的逻辑信号为低电平逻辑信号时，则进行减计数。且，在进行计数时，计数持续时间则与计数频率呈反比的关系，即：计数频率越高，则计数持续时间越短；计数频率越低，则计数持续时间越长。这样，结合前述中输入电压V_IN和参考电压V_REF两个参数，根据逻辑信号和计数频率进行计数大致的趋势可包括如下各情形。在一种情形下，若输入电压V_IN大于等于参考电压V_REF，输出高电平逻辑信号，则进行加计数，且若输入电压V_IN与参考电压V_REF之间的压差越大(或越小)，则进行加计数的计数频率越高(或越低)；若输入电压V_IN小于参考电压V_REF，输出低电平逻辑信号，则进行减计数，且若输入电压V_IN与参考电压V_REF之间的压差越大(或越小)，则进行减计数的计数频率越高(或越低)。在另一种情形下，若输入电压V_IN大于等于参考电压V_REF，输出低电平逻辑信号，则进行减计数，且若输入电压V_IN与参考电压V_REF之间的压差越大(或越小)，则进行减计数的计数频率越高(或越低)；若输入电压V_IN小于参考电压V_REF，输出高电平逻辑信号，则进行加计数，且若输入电压V_IN与参考电压V_REF之间的压差越大(或越小)，则进行加计数的计数频率越高(或越低)。如此，由计数模块12经计数后所生成的数字控制信号整体不仅能适配于输入电压V_IN与参考电压V_REF之间的比较结果且其陡缓程度是与输入电压V_IN与参考电压V_REF之间压差相关的。

数模转换模块与计数模块连接，用于对计数模块输出的数字控制信号进行数模转换，生成模拟控制信号。在本实施方式中，如图8所示，数模转换模块14与计数模块12连接，用于对计数模块12输出的数字控制信号进行数模转换，生成模拟控制信号。可以说，经过数模转换模块14输出的模拟控制信号为一相对于参考电压V_REF起伏缓变的低频信号，如此，可以说形成的模拟控制信号在工频周期内是变化平缓的。

信号调整模块，与积分器和LED负载连接，用于根据积分器输出的模拟控制信号而调整并稳定住LED负载的电流。在本实施方式中，如图8所示，信号调整模块15与积分器中的数模转换模块14和LED负载10连接，用于根据数模转换模块14输出的模拟控制信号而调整并稳定住LED负载10的电流。由于数模转换模块14输出的模拟控制信号变化平缓，因此，由与模拟控制信号对应的信号调整模块15可控制LED负载10的电流也将是变化平缓的，可消除电流纹波。

由图8可知，在本申请LED设备，不仅通过采用无滤波电容的结构设计而实现了在硬件上外围电路的简化及降低了系统成本，更是通过检测LED负载的输入电压，利用电压比较模块11将输入电压与预设的参考电压进行比较，得到相应的第一逻辑信号或第二逻辑信号，再由计数模块12在接收到第一逻辑信号时进行第一计数及在接收到第二逻辑信号时进行第二计数，计数模块12的输出通过数模转换模块14进行数模转换之后形成模拟的、消除了纹波含量的控制电压信号，再由该控制电压信号通过信号调整模块15来调整流经LED负载10的电压或电流，进而使得LED负载10的平均电流保持稳定且可消除LED负载的电流纹波。相比于相关技术中需要在去纹波芯片上外置一个大的滤波电容而导致整个电路结构的复杂度、成本上升及失效率增加等缺失，本申请LED设备具有电路结构简单、简化芯片设计、降低整体应用成本、以及减少失效率等优点。

请参阅图9，显示为图8中的LED设备在一实施例中的电路结构示意图。

在图9的实施例中，电压比较模块11可例如采用电压比较器，电压比较器11的正相输入端用于接收输入电压V_IN，电压比较器11的反相输入端用于接收一预设的参考电压V_REF。需说明的是，在本实施例中，电压比较模块11所接收的输入电压V_IN可例如为LED负载10的负端电压V_Drain与一采样电压V_CS的差值。因此，在电路设计上，可提供一减法器，所述减法器具有两输入端和一输出端，其中，一个输入端与LED负载的负端连接以用于接收LED负载的负端电压V_Drain，另一个输入端用于接收采样电压V_CS，输出端则用于输出LED负载10的负端电压V_Drain与一采样电压V_CS的差值。回到电压比较器11，具体地，电压比较器11将接收到的输入电压V_IN与参考电压V_REF进行比较，并根据比较结果而输出第一逻辑信号或第二逻辑信号。详言之，电压比较器11根据比较结果而输出第一逻辑信号或第二逻辑信号具体包括：当输入电压V_IN是大于等于参考电压V_REF时，则输出为高电平的第一逻辑信号(简称高电平逻辑信号，该高电平逻辑信号可例如输出“1”)；当输入电压V_IN是小于参考电压V_REF时，则输出为低电平的第二逻辑信号(简称低电平逻辑信号，该低电平逻辑信号可例如输出“0”)。当然，上述电压比较器11对输入电压V_IN与参考电压V_REF的比较方式仅为示例性说明，并非用以限制本申请的权利保护范围，例如，在其他实施例中，电压比较器11的反相输入端用于接收输入电压V_IN，电压比较器11的正相输入端用于接收一预设的参考电压V_REF，这样，当输入电压V_IN是大于等于参考电压V_REF时，则输出为低电平的第一逻辑信号(简称低电平逻辑信号，该低电平逻辑信号可例如输出“0”)；当输入电压V_IN是小于参考电压V_REF时，则输出为高电平的第二逻辑信号(简称高电平逻辑信号，该高电平逻辑信号可例如输出“1”)。

在图9的实施例中，频率生成模块13可例如采用压控振荡器(Voltage-Controlled Oscillator，简称VCO)，该压控振荡器13具有两输入端和一输出端，其中，一个输入端用于接收输入电压V_IN，另一个输入端用于接收参考电压V_REF，输出端则用于输出计数频率。由于压控振荡器13的两个输入端接收的是输入电压V_IN和参考电压V_REF，因此，输出的计数频率为：F_CLK＝K*|V_IN-V_REF|，其中，F_CLK为计数频率，V_IN为输入电压，V_REF为参考电压，K为压控振荡器的调频系数。由此可见，压控振荡器13的输出频率是与输入电压V_IN与参考电压V_REF之间的压差成正比，即，若输入电压V_IN与参考电压V_REF之间的压差越大，则输出频率越高；若输入电压V_IN与参考电压V_REF之间的压差越小，则输出频率越低。

在图9的实施例中，计数模块12可例如采用加减计数器，该加减计数器12与电压比较器11和压控振荡器13连接，用于在接收到电压比较器11输出的高电平逻辑信号时根据压控振荡器13输出的计数频率进行加计数以及在接收到电压比较器11输出的低电平逻辑信号时根据压控振荡器13输出的计数频率进行减计数。由于加减计数器12进行加减计数是与逻辑信号(逻辑信号是与输入电压V_IN和参考电压V_REF的比较结果相关)及计数频率(计数频率是与输入电压V_IN和参考电压V_REF之间的压差相关)相关，由此，由计数模块12经计数后所生成的数字控制信号整体不仅能适配于输入电压V_IN与参考电压V_REF之间的比较结果且其陡缓程度是与输入电压V_IN与参考电压V_REF之间压差相关的。由上可知，通过设置合适的参考电压V_REF，可使得输出信号为一相对于参考电压V_REF起伏缓变的低频信号，滤除了原输入信号V_IN中可能会出现的高频成分。

在图9的实施例中，数模转换模块14可采用常规的数模转换器(Digital to Analog Converter，简称DAC)，该数模转换器14与加减计数器12连接，用于将加减计数器12进行加计数和减计数所输出的数字控制信号进行数模转换，生成模拟控制信号V_COMP。可以说，经过数模转换模块14输出的模拟控制信号V_COMP在工频周期内变化平缓。

在图9的实施例中，信号调整模块15更可进一步包括放大器151和调整管152，其中，放大器151可例如采用运算放大器，调整管152则可采用功率晶体管(在这里，以NMOS晶体管为例)，运算放大器151的第一输入端与数模转换器14连接以用于接收数模转换器14输出的模拟控制信号V_COMP，运算放大器151的第二输入端与NMOS晶体管152的源极连接以用于接收来自NMOS晶体管152的源极的采样电压V_CS，运算放大器151的输出端与NMOS晶体管152的栅极连接，NMOS晶体管152的漏极与LED负载10连接并输出LED负载10的负端电压V_Drain，NMOS晶体管152的源极通过一采样电阻R_CS而与地端连接并输出采样电压V_CS。在本实施例中，是将运算放大器151的正相输入端作为第一输入端，而将运算放大器151的反相输入端作为第二输入端。另外，运算放大器151的输出端通过NMOS晶体管152后与运算放大器151的反相输入端连接以形成一个负反馈(Negative Feedback)组态，使得运算放大器151的反相输入端采样得到NMOS晶体管的电流，可保证电路的稳定运作。利用运算放大器151，可使得运算放大器151输出的稳压信号是与模拟控制信号V_COMP相同步，且在数值上成正比例关系。以NMOS晶体管152为例的信号调整模块又可根据稳压信号实现信号的线性稳定。

针对前述运算放大器151而言，由运算放大器151接收数模转换器14输出的模拟控制信号V_COMP，根据所述模拟控制信号V_COMP和NMOS晶体管152的源极的反馈信号，输出稳压信号，其中，输出的稳压信号是与两个输入端的模拟控制信号V_COMP和反馈信号的电压差成正比。针对NMOS晶体管152而言，由运算放大器151输出的稳压信号可调整流经NMOS晶体管152内的电流，由于模拟控制信号V_COMP变化平缓，因此，由与模拟控制信号V_COMP对应的稳压信号所控制的NMOS晶体管152内的电流I_M也将是变化平缓的，消除了电流纹波。由于流经LED负载10的驱动电流I_L等于电流I_M，因此，驱动电流I_L也消除了电流纹波。

需说明的是，在图9所示的LED设备的电路结构示意图中，信号调整模块15包括了放大器151和调整管152，但并不以此为限，在其他实施例中，信号调整模块15仍可作其他变更，例如：信号调整模块可包括调整管，所述调整管位于所述LED负载和地端之间，其中，所述调整管可采用NMOS晶体管，所述NMOS晶体管的栅极与数模转换器14的输出端连接，所述NMOS晶体管的漏极与LED负载的负端连接并作为LED负载10的负端电压的输出端，所述NMOS晶体管的源极可通过一电阻与地端连接。

再有，本申请LED设备还可包括过压保护电路(Over-Voltage Protection，OVP)，该过压保护电路可配置于NMOS晶体管152的漏极和运算放大器151的第一输入端之间。

由图9可知，在本申请LED设备，不仅通过采用无滤波电容的结构设计而实现了在硬件上外围电路的简化及降低了系统成本，更是通过检测LED负端电压作为输入电压V_IN，利用电压比较器11将输入电压V_IN与预设的参考电压V_REF进行比较，得到相应的第一逻辑信号或第二逻辑信号，再由加减计数器12在接收到第一逻辑信号时进行第一计数及在接收到第二逻辑信号时进行第二计数，加减计数器12的输出通过数模转换器14进行数模转换之后形成模拟的、消除了纹波含量的控制电压信号，再由该控制电压信号通过运算放大器151和NMOS晶体管来调整NMOS晶体管内的电流，进而使得LED负载的平均电流保持稳定且可消除LED负载的电流纹波。相比于相关技术中需要在去纹波芯片上外置一个大的滤波电容而导致整个电路结构的复杂度、成本上升及失效率增加等缺失，本申请LED电流纹波消除电路及包含LED电流纹波消除电路的LED设备具有电路结构简单、简化芯片设计、降低整体应用成本、以及减少失效率等优点。

请参阅图10，显示为本申请LED电流纹波消除电路应用于LED电流纹波消除作业中的流程示意图。如图10所示，应用于LED电流纹波消除作业可包括如下步骤：

步骤S101，获得与LED负载相关的输入电压，将输入电压与一参考电压进行比较并根据两者的比较结果而输出相应的逻辑信号。在本实施例中：获得与LED负载相关的输入电压，包括：检测LED负载的负端电压，将所述负端电压与一采样电压的差值作为输入电压，或者，检测LED负载的负端电压，将所述负端电压作为输入电压。将所述输入电压与一参考电压进行比较并根据两者的比较结果而输出相应的逻辑信号，包括：将所述输入电压与一参考电压进行比较，在所述输入电压大于等于所述参考电压时输出第一逻辑信号，以及，在所述输入电压小于所述参考电压时输出第二逻辑信号。前述的第一逻辑信号和第二逻辑信号可根据电路设计而适时调整，例如，在一种情形下，该第一逻辑信号可例如为高电平逻辑信号，而该第二逻辑信号可例如为低电平逻辑信号；在另一种情形下，该第一逻辑信号可例如为低电平逻辑信号，而该第二逻辑信号可例如为高电平逻辑信号。

步骤S103，基于逻辑信号进行计数，生成数字控制信号。在本实施例中，基于所述逻辑信号进行计数，包括：基于高电平逻辑信号进行加计数以及基于低电平逻辑信号进行减计数。如前所述，在一种情形下，若第一逻辑信号例如为高电平逻辑信号，则进行加计数；若第二逻辑信号例如为低电平逻辑信号，则进行减计数；而在另一种情形下，若第一逻辑信号例如为低电平逻辑信号，则进行减计数；若第二逻辑信号例如为高电平逻辑信号，则进行加计数。

值得注意的是，在进行计数时，所基于的计数频率是与输入电压和参考电压密切相关的。在本实施例中，所述计数频率是采用以下公式生成：F_CLK＝K*|V_IN-V_REF|，其中，F_CLK为计数频率，V_IN为输入电压，V_REF为参考电压，K为压控振荡器的调频系数。

步骤S105，对数字控制信号进行数模转换，生成起伏平缓的模拟控制信号。在本实施例中，对所述数字控制信号进行数模转换，可包括：将加计数所得的数字控制信号进行数模转换后形成上升的模拟控制信号，将减计数所得的数字控制信号进行数模转换后形成下降的模拟控制信号。需特别说明的是，一般地，当LED驱动电路稳定时，在一个工频周期内，加计数的个数和减计数的个数相同，如此，输出的模拟控制信号在一个工频周期内的增加量和减少量也是相等的，模拟控制信号整体变化平缓。

步骤S107，根据模拟控制信号，调整LED负载的电压或电流，使得LED负载的平均电流保持稳定且可消除LED负载的电流纹波。在本实施例中，由于模拟控制信号是与输入电压相关的，而输入电压与LED负载的电压和电流是相关的，因此，直接通过模拟控制信号或根据模拟控制信号就可调整LED负载的电压或电流，使得LED负载的电压或电流稳定且可消除LED负载的电流纹波。

由上可知，将输入电压与参考电压进行比较并根据两者的比较结果而输出相应的逻辑信号，根据逻辑信号和计数频率进行计数以形成相应的数字控制信号，再将数字控制信号进行数模转换以形成模拟控制信号，调整LED负载的电压或电流，使得所述LED负载的平均电流保持稳定且可消除LED负载的电流纹波。

以下结合图9和图10，来说明图9所示的LED设备在应用于LED电流纹波消除中的流程可包括：

获得与LED负载相关的输入电压，将所述输入电压与预设的参考电压进行比较并根据比较结果而输出第一逻辑信号或第二逻辑信号。具体地，利用电压比较器11，接收输入电压V_IN和参考电压V_REF，将输入电压V_IN与参考电压V_REF进行比较，在比较结果表明输入电压V_IN大于等于参考电压V_REF时输出第一逻辑信号，在比较结果表明输入电压V_IN小于参考电压V_REF时输出第二逻辑信号。前述的第一逻辑信号和第二逻辑信号可根据电路设计而适时调整，例如，在本实施例中，在图9所示的LED设备中，电压比较器11的正相输入端用于接收输入电压V_IN，电压比较器11的反相输入端用于接收一预设的参考电压V_REF，当输入电压V_IN是大于等于参考电压V_REF时，则输出为高电平逻辑信号作为第一逻辑信号，当输入电压V_IN是小于参考电压V_REF时，则输出为低电平逻辑信号作为第二逻辑信号。前述的第一逻辑信号和第二逻辑信号可根据电路设计而适时调整，例如，若电压比较器11的反相输入端用于接收输入电压V_IN，电压比较器11的正相输入端用于接收一预设的参考电压V_REF，当输入电压V_IN是大于等于参考电压V_REF时，则输出为低电平逻辑信号作为第一逻辑信号，当输入电压V_IN是小于参考电压V_REF时，则输出为高电平逻辑信号作为第二逻辑信号。另外，在本实施例中，电压比较模块11所接收的输入电压V_IN可例如为LED负载10的负端电压V_Drain与一采样电压V_CS的差值。

根据所述第一逻辑信号进行第一计数以及根据所述第二逻辑信号进行第二计数，第一计数和第二计数的计数频率是与输入电压和参考电压的差值成正比的。在本实施例中，利用加减计数器12接收电压比较器11输出的比较结果进行相应的计数，即，在接收到所述第一逻辑信号时进行第一计数以及在接收到所述第二逻辑信号时进行第二计数，从而生成数字控制信号。若作如下假定：在接收到高电平逻辑信号时进行加计数以及在接收到低电平逻辑信号时进行减计数。那么，在本实施例中，在图9所示的LED设备中，根据所述第一逻辑信号进行第一计数以及根据所述第二逻辑信号进行第二计数具体就包括：在比较结果输出的第一逻辑信号为高电平逻辑信号时，则进行加计数；在比较结果输出的第二逻辑信号为低电平逻辑信号时，则进行减计数。当然，在其他实施例中仍可作其他变化，例如，在其他变化例中，根据所述第一逻辑信号进行第一计数以及根据所述第二逻辑信号进行第二计数也可以包括：在比较结果输出的第一逻辑信号为低电平逻辑信号时，则进行减计数；在比较结果输出的第二逻辑信号为高电平逻辑信号时，则进行加计数。

另外，加减计数器12进行加减计数的计数频率是根据输入电压V_IN和参考电压V_REF相关的，即，该计数频率是与输入电压V_IN和参考电压V_REF两者之间的差值成正比的，即，若输入电压V_IN与参考电压V_REF的压差越大，则所需的计数频率就越高；若输入电压V_IN与参考电压V_REF的压差越小，则所需的计数频率就越低。

基于计数结果而生成模拟控制信号。在本实施例中，利用数模转换器14将加减计数器12进行第一计数和第二计数所输出的数字控制信号进行数模转换，生成模拟控制信号V_COMP。具体地，将加计数所得的数字控制信号进行数模转换后形成上升的模拟控制信号，将减计数所得的数字控制信号进行数模转换后形成下降的模拟控制信号。需特别说明的是，一般地，当LED驱动电路稳定时，在一个工频周期内，加计数的个数和减计数的个数相同，如此，输出的模拟控制信号V_COMP在一个工频周期内的增加量和减少量也是相等的。

基于模拟控制信号而输出稳压信号。在本实施例中，利用运算放大器151接收模拟控制信号V_COMP和来自NMOS晶体管152的反馈信号(即，采样电压V_CS)，计算得到模拟控制信号V_COMP和作为反馈信号的采样电压V_CS的差值，将该差值进行增益放大处理后得到稳压信号。输出的稳压信号是与模拟控制信号V_COMP相同步，且在数值上成正比例关系。利用稳压信号，获得稳定的驱动电流。在本实施例中，由运算放大器151输出的稳压信号，调整流经NMOS晶体管152内的电流，进而调整LED负载的电流和电压。由于模拟控制信号V_COMP变化平缓，因此，由与模拟控制信号V_COMP对应的稳压信号所控制的NMOS晶体管152内的电流也将是变化平缓的，消除了电流纹波并使得NMOS晶体管152内的平均电流保持稳定。由于流经LED负载10的驱动电流等于NMOS晶体管152内的电流，因此，也消除了电流纹波并使得LED负载的平均电流保持稳定。

因此，在本申请LED设备中，由积分器接收到的输入电压V_IN增加，经积分器处理后输出的模拟控制信号V_COMP增加，流经NMOS晶体管的电流增加，采样电压V_CS增加，拉低LED负载10的负端电压V_Drain，输入电压V_IN减小；由积分器接收到的输入电压V_IN减小，经积分器处理后输出的模拟控制信号V_COMP减小，流经NMOS晶体管的电流减小，采样电压V_CS减小，LED负载10的负端电压V_Drain增加，输入电压V_IN增加。如此，可确保LED负载两端的电压及平均电流保持稳定。

另外，针对NMOS晶体管152而言，由运算放大器151输出的稳压信号可调整流经NMOS晶体管152内的电流，由于模拟控制信号V_COMP变化平缓，因此，由与模拟控制信号V_COMP对应的稳压信号所控制的NMOS晶体管152内的电流I_M也将是变化平缓的，消除了电流纹波。由于流经LED负载10的驱动电流I_L等于电流I_M，因此，驱动电流I_L也消除了电流纹波。

请参阅图11，显示为本申请LED设备在另一实施方式中的结构图。如图11所示，在本实施方式中，本申请LED设备包括：LED负载10、整流桥21、第一电容C1、储能电感L、续流二极管D、第二电容C2、LED驱动器。

LED负载10可有一个LED灯或多个LED灯组成，可提供照明及指示闪光等应用场景中。

整流桥21的输入端电连接至一交流电源，用于将交流电整流为直流电。在本实施方式中，整流桥21为全桥式构造，全桥是由四只整流二极管按桥式全波整流电路的形式连接并封装为一体构成的。

第一电容C1的两端分别电连接至整流桥21中并联的两个整流支路，用于对直流电进行滤波。

第二电容C2与LED负载10并联，即，第二电容C2的第一端与LED负载10的正端连接，第二电容C2的第二端与LED负载10的负端连接且与地端连接。

储能电感L与续流二极管D串联，储能电感的另一端耦接至整流桥21的一个整流支路，续流二极管D的另一端与LED负载10的正端连接。

LED驱动器设置于LED负载10和储能电感L之间，用于控制LED负载10的平均电流不变。在本实施方式中，LED驱动器是集成于一LED驱动芯片中。所述LED驱动芯片可包括：电源端HV、电压输入端IN、控制信号端COMP、电流检测端CS、地端连接端GND、以及切换信号端SW。电源端HV用于获得电源电压，以向应用于APFC控制芯片中各电路或元器件提供供电电源。电压输入端IN与LED负载10的负端连接，用于接收LED负载的负端电压以作为输入电压，实际上，所述负端电压即是LED负载10电连接的一采样电阻R的电压。切换信号端SW与一功率管M连接，用于受控于控制信号端COMP输出的控制信号而控制功率管M。

LED驱动芯片中的LED驱动器更可包括如前所述的积分器和一信号调整模块，其中，所述积分器中的输入电压为LED负端电压。在一实施例中，所述积分器中的输入电压与LED负载10电连接的一采样电阻R的电压，采样电阻R的另一端接地，所述信号调整模块与所述积分器的输出端和LED负载10连接，用于根据所述积分器输出的模拟控制信号使得LED负载10的平均电流不变。

由图11可知，在本申请LED设备中，由于LED驱动芯片中集成了LED驱动器，而LED驱动器中包括了积分器和信号调整模块，利用积分器和信号调整模块可确保LED负载10的平均电流不变，因此，本申请LED设备可免去配置大的滤波电容，实现了外围电路的简化，降低了系统成本，彻底消除外围滤波电容造成的失效问题。

请参阅图12，显示为图11中LED设备在一实施例中的电路结构示意图。

本申请LED设备包括：LED负载10、整流桥21、第一电容C1、储能电感L、续流二极管D、第二电容C2、LED驱动器。

LED负载10可有一个LED灯或多个LED灯组成，LED负载10与地端之间还连接有一采样电阻R。

整流桥21的输入端电连接至一交流电源，用于将交流电整流为直流电。在本实施方式中，整流桥21为全桥式构造，全桥是由四只整流二极管按桥式全波整流电路的形式连接并封装为一体构成的。

第一电容C1的两端分别电连接至整流桥21中并联的两个整流支路，用于对直流电进行滤波。

第二电容C2与LED负载10并联，即，第二电容C2的第一端与LED负载10的正端连接，第二电容C2的第二端与LED负载10的负端连接且与地端连接。

储能电感L与续流二极管D串联，储能电感的另一端耦接至整流桥21的一个整流支路，续流二极管D的另一端与LED负载10的正端连接。

LED驱动器设置于LED负载10和储能电感L之间，用于控制LED负载10的平均电流不变。在本实施方式中，所述LED驱动器可包括如前所述的积分器和一信号调整模块，所述积分器更可包括电压比较模块21、计数模块22、频率生成模块23、以及数模转换模块24。

电压比较模块21用于接收输入电压V_IN和参考电压V_REF，将输入电压V_IN与参考电压V_REF进行比较并根据两者的比较结果而输出相应的逻辑信号。需说明的是，在本实施方式中，电压比较模块21所接收的输入电压V_IN可例如为LED负载10的负端电压(实际上，所述负端电压即是LED负载10电连接的一采样电阻R的电压，该采样电阻的一端与LED负载连接，其另一端与地端连接)。在图12的实施例中，电压比较模块21可例如采用电压比较器，电压比较器21的反相输入端与LED负载10的负端连接以用于接收输入电压V_IN，电压比较器21 的正相输入端用于接收一预设的参考电压V_REF。电压比较器21将接收到的输入电压V_IN与参考电压V_REF进行比较，并根据比较结果而输出第一逻辑信号或第二逻辑信号。详言之，电压比较器21根据比较结果而输出第一逻辑信号或第二逻辑信号具体包括：当输入电压V_IN是大于等于参考电压V_REF时，则输出为低电平的第一逻辑信号(简称低电平逻辑信号，该低电平逻辑信号可例如输出“0”)；当输入电压V_IN是小于参考电压V_REF时，则输出为高电平的第二逻辑信号(简称高电平逻辑信号，该高电平逻辑信号可例如输出“1”)。当然，上述电压比较器21对输入电压V_IN与参考电压V_REF的比较方式仅为示例性说明，并非用以限制本申请的权利保护范围，例如，在其他实施例中，电压比较器21的正输入端与LED负载10的负端连接以用于接收输入电压V_IN，电压比较器21的负输入端用于接收一预设的参考电压V_REF。电压比较器21将接收到的输入电压V_IN与参考电压V_REF进行比较，并根据比较结果而输出第一逻辑信号或第二逻辑信号。详言之，电压比较器21根据比较结果而输出第一逻辑信号或第二逻辑信号具体包括：当输入电压V_IN是大于等于参考电压V_REF时，则输出为高电平的第一逻辑信号(简称高电平逻辑信号，该高电平逻辑信号可例如输出“1”)；当输入电压V_IN是小于参考电压V_REF时，则输出为低电平的第二逻辑信号(简称低电平逻辑信号，该低电平逻辑信号可例如输出“0”)。

频率生成模块23与计数模块22连接，用于向计数模块22输出计数频率，以供计数模块22能根据计数频率进行相应计数。在实际应用中，频率生成模块23生成的计数频率是与输入电压V_IN和参考电压V_REF相关的。在图12的实施例中，频率生成模块23可例如采用压控振荡器(Voltage-Controlled Oscillator，简称VCO)，该压控振荡器23具有两输入端和一输出端，其中，一个输入端用于接收输入电压V_IN，另一个输入端用于接收参考电压V_REF，输出端则用于输出计数频率。由于压控振荡器23的两个输入端接收的是输入电压V_IN和参考电压V_REF，因此，输出的计数频率为：F_CLK＝K*|V_IN-V_REF|，其中，F_CLK为计数频率，V_IN为输入电压，V_REF为参考电压，K为压控振荡器的调频系数。由此可见，压控振荡器23的输出频率是与输入电压V_IN与参考电压V_REF之间的压差成正比，即，若输入电压V_IN与参考电压V_REF之间的压差越大，则输出频率越高；若输入电压V_IN与参考电压V_REF之间的压差越小，则输出频率越低。

计数模块22与电压比较模块21和频率生成模块23连接，用于接收来自电压比较模块21输出的逻辑信号和频率生成模块23的计数频率并据以进行计数，从而生成数字控制信号。在图12的实施例中，计数模块22可例如采用加减计数器，该加减计数器22与电压比较器21和压控振荡器23连接，用于在接收到电压比较器11输出的高电平逻辑信号时根据压控振荡器13输出的计数频率进行加计数以及在接收到电压比较器11输出的低电平逻辑信号时根据压控振荡器13输出的计数频率进行减计数。由于加减计数器22进行加减计数是与逻辑信号(逻辑信号是与输入电压V_IN和参考电压V_REF的比较结果相关)及计数频率(计数频率是与输入电压V_IN和参考电压V_REF之间的压差相关)相关，由此，由计数模块22经计数后所生成的数字控制信号整体不仅能适配于输入电压V_IN与参考电压V_REF之间的比较结果且其陡缓程度是与输入电压V_IN与参考电压V_REF之间压差相关的。由上可知，通过设置合适的参考电压V_REF，可使得输出信号为一相对于参考电压V_REF起伏缓变的低频信号，滤除了原输入信号V_IN中可能会出现的高频成分。

数模转换模块24与计数模块22连接，用于基于计数模块22输出的计数结果而输出模拟控制信号。在图12的实施例中，数模转换模块24可采用常规的数模转换器(Digital to Analog Converter，简称DAC)，该数模转换器24与加减计数器22连接，用于将加减计数器22进行加计数和减计数所输出的数字控制信号进行数模转换，生成模拟控制信号V_COMP。可以说，经过数模转换模块24输出的模拟控制信号V_COMP在工频周期内变化平缓。

信号调整模块与数模转换模块24和LED负载10连接，用于根据数模转换模块24输出的模拟控制信号使得LED负载10的平均电流不变。进一步地，信号调整模块更可包括脉冲宽度调制器25和开关管26，其中，脉冲宽度调制器25与数模转换模块24连接，用于根据数模转换模块24输出的模拟控制信号而进行信号的脉冲宽度调制以生成开关管控制信号，开关管26与脉冲宽度调制器25连接，用于根据脉冲宽度调制器25输出的开关管控制信号而进行导通/关断操作。在图12的实施例中，脉冲宽度调制器25可采用一PWM比较器，开关管26可采用NMOS晶体管。PWM比较器25的第一输入端与数模转换器24连接，第二输入端用于接收一锯齿波或者三角波信号(所述锯齿波或者三角波信号可例如由一振荡器产生)，PWM比较器25的输出端与NMOS晶体管26的栅极连接，NMOS晶体管26的源极通过一采样电阻R_CS与地端连接，NMOS晶体管26的漏极与功率管M连接。如此，PWM比较器25可将数模转换器24输出的模拟控制信号V_COMP与所述锯齿波或者三角波信号进行比较以生成控制信号，从而调整NMOS晶体管26的导通时间。在图12的实施例中，PWM比较器25的正相输入端接收的是模拟控制信号V_COMP，PWM比较器25的反相输入端接收的是锯齿波或者三角波信号，通过对这两种信号进行比较，PWM比较器25在模拟控制信号V_COMP大于锯齿波或者三角波信号时输出脉冲信号以形成用于控制NMOS晶体管26导通的控制信号，其中，输出的脉冲信号(即控制信号)的宽度是取决于脉冲下降沿时刻时的模拟控制信号V_COMP，脉冲信号的宽度越大，则NMOS晶体管26导通的持续时间越长。

因此，在本申请LED设备中，当LED负载10的电流增加时，由积分器接收到的输入电压V_IN增加，经积分器处理后输出的模拟控制信号V_COMP减少，脉冲宽度调制器输出的控制信号的脉冲宽度减少，开关管导通时间减少，储能电感电流减少，流经LED负载10的电流减少，输入电压V_IN减少；当LED负载10的电流减少时，由积分器接收到的输入电压V_IN减少，经积分器处理后输出的模拟控制信号V_COMP增加，脉冲宽度调制器输出的控制信号的脉冲宽度增加，开关管导通时间增加，储能电感电流增加，流经LED负载10的电流增加，输入电压V_IN增加。如此，可确保LED负载内部的平均电流保持稳定。

另外，由于模拟控制信号V_COMP在周期内变化平缓，消除了电流纹波，因此，可使得流经LED负载10的电流，因此，LED负载10的电流也可消除电流纹波。

以下结合图10和图12，来说明图12所示的LED设备在应用于LED电流纹波消除中的流程可包括：

获得与LED负载相关的输入电压，将所述输入电压与预设的参考电压进行比较并根据比较结果而输出第一逻辑信号或第二逻辑信号。在本实施例中，在图12所示的LED设备中，利用电压比较器21，接收输入电压V_IN和参考电压V_REF，将输入电压V_IN与参考电压V_REF进行比较，在比较结果表明输入电压V_IN大于等于参考电压V_REF时输出为低电平逻辑信号作为第一逻辑信号，在比较结果表明输入电压V_IN小于参考电压V_REF时输出为高电平逻辑信号作为第二逻辑信号。前述的第一逻辑信号和第二逻辑信号可根据电路设计而适时调整，例如，若电压比较器11的正相输入端用于接收输入电压V_IN，电压比较器11的反相输入端用于接收一预设的参考电压V_REF，当输入电压V_IN是大于等于参考电压V_REF时，则输出为高电平逻辑信号作为第一逻辑信号，当输入电压V_IN是小于参考电压V_REF时，则输出为低电平逻辑信号作为第二逻辑信号。另外，在本实施例中，电压比较模块11所接收的输入电压V_IN可例如为LED负载10的负端电压(实际上，所述负端电压即是LED负载10电连接的一采样电阻R的电压)。

根据所述第一逻辑信号进行第一计数以及根据所述第二逻辑信号进行第二计数，第一计数和第二计数的计数频率是与输入电压和参考电压的差值成正比的。在本实施例中，利用加减计数器22接收电压比较器21输出的比较结果进行相应的计数，即，在接收到所述第一逻辑信号时进行第一计数以及在接收到所述第二逻辑信号时进行第二计数，从而生成数字控制信号。若作如下假定：在接收到高电平逻辑信号时进行加计数以及在接收到低电平逻辑信号时进行减计数。那么，在本实施例中，在图12所示的LED设备中，根据所述第一逻辑信号进行第一计数以及根据所述第二逻辑信号进行第二计数具体就包括：在比较结果输出的第一逻辑信号为低电平逻辑信号时，则进行减计数；在比较结果输出的第二逻辑信号为高电平逻辑信号时，则进行加计数。当然，在其他实施例中仍可作其他变化，例如，在其他变化例中，根据所述第一逻辑信号进行第一计数以及根据所述第二逻辑信号进行第二计数也可以包括：在比较结果输出的第一逻辑信号为高电平逻辑信号时，则进行加计数；在比较结果输出的第二逻辑信号为低电平逻辑信号时，则进行减计数。

另外，加减计数器22进行加减计数的计数频率是根据输入电压V_IN和参考电压V_REF相关的，即，该计数频率是与输入电压V_IN和参考电压V_REF两者之间的差值成正比的，即，若输入电压V_IN与参考电压V_REF的压差越大，则所需的计数频率就越高；若输入电压V_IN与参考电压V_REF的压差越小，则所需的计数频率就越低。

基于计数结果而生成模拟控制信号。在本实施例中，利用数模转换器24将加减计数器22进行第一计数和第二计数所输出的数字控制信号进行数模转换，生成模拟控制信号V_COMP。具体地，将加计数所得的数字控制信号进行数模转换后形成上升的模拟控制信号，将减计数所得的数字控制信号进行数模转换后形成下降的模拟控制信号。需特别说明的是，一般地，当LED驱动电路稳定时，在一个工频周期内，第一计数(例如加计数)的个数和第二计数(例如减计数)的个数相同，如此，输出的模拟控制信号V_COMP在一个工频周期内的增加量和减少量也是相等的。

基于模拟控制信号而输出稳压信号。在本实施例中，利用运算放大器151接收模拟控制信号V_COMP和来自NMOS晶体管152的反馈信号(即，采样电压)，计算得到模拟控制信号V_COMP和作为反馈信号采样电压V_CS的差值，将该差值进行增益放大处理后得到稳压信号。输出的稳压信号是与模拟控制信号V_COMP相同步，且在数值上成正比例关系。利用稳压信号，获得稳定的驱动电流。在本实施例中，由运算放大器151输出的稳压信号，调整流经NMOS晶体管152内的电流。由于模拟控制信号V_COMP变化平缓，因此，由与模拟控制信号V_COMP对应的稳压信号所控制的NMOS晶体管152内的电流也将是变化平缓的，消除了电流纹波。由于流经LED负载10的驱动电流等于NMOS晶体管152内的电流，因此，也消除了电流纹波。

由上可知，在本申请LED设备，不仅通过采用无滤波电容的结构设计而实现了在硬件上外围电路的简化及降低了系统成本，更是通过检测LED负载的负端电压，利用电压比较器21将输入电压V_IN与预设的参考电压V_REF进行比较，得到相应的第一逻辑信号或第二逻辑信号，再由加减计数器22在接收到第一逻辑信号时进行第一计数及在接收到第二逻辑信号时进行第二计数，加减计数器22的输出通过数模转换器24进行数模转换之后形成模拟的控制电压信号，再根据该控制电压信号输出相应的脉宽调制信号，由脉宽调制信号来控制功率开关管的通断及通断持续时间，调整LED负载的电流，进而使得LED负载内的平均电流保持稳定且可消除LED负载的电流纹波，使得LED设备能获得更高的功率因数。相比于相关技术中需要在去纹波芯片上外置一个大的滤波电容而导致整个电路结构的复杂度、成本上升及失效率增加等缺失，本申请LED电流纹波消除电路及包含LED电流纹波消除电路的LED设备具有电路结构简单、简化芯片设计、降低整体应用成本、以及减少失效率等优点。

上述实施例仅例示性说明本申请的原理及其功效，而非用于限制本申请。任何熟悉此技术的人士皆可在不违背本申请的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本申请所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本申请的权利要求所涵盖。