一种锁相环电路的制作方法

技术特征：

1.一种锁相环电路，其特征在于：包括PLL环路模块、前级放大模块、信号反馈模块、中央处理器、末级放大模块、校准模块和压控本振模块；

所述PLL环路模块的得到的频率信号送至所述前级放大模块，所述前级放大模块的信号输出端分别连接到所述信号反馈模块的信号输入端和末级放大模块的信号输入端，所述信号反馈模块的参数输出端连接到所述中央处理器的参数输入端，所述中央处理器的控制端连接到所述末级放大模块的受控端；

所述末级放大模块的压控电压信号输出至所述压控本振模块，所述压控本振的信号输出端分别连接到所述PLL环路模块的信号输入端和校准模块的信号输入端，所述中央处理器的控制端也连接到所述校准模块的受控端。

2.根据权利要求1所述锁相环电路，其特征在于：所述校准模块包括隔离放大器、第一DDS模块、第二DDS模块、走时计数器、滤波器和锁存器；

所述隔离放大器的信号输出端分别连接到所述第一DDS模块和第二DDS模块，所述第二DDS模块的信号输出端连接到所述走时计数器，所述走时计数器耦合到所述锁存器；

所述第一DDS模块的信号输出端连接到滤波模块。

3.根据权利要求2所述锁相环电路，其特征在于：所述第二DDS模块适于对经隔离放大器输入的压控本振信号进行1/100分频处理。

4.根据权利要求3所述锁相环电路，其特征在于：经所述1/100分频处理得到的1/100分频率信号送至走时计数器进行粗频率测量，中央处理器读取锁存器对走时计数器取样的数值后，记录下此时的频率数值，乘以100后便可得到压控本振的粗频率值F。

5.根据权利要求4所述锁相环电路，其特征在于：所述第一DDS模块的外部通讯端口连接至中央处理器，中央处理器根据计算得到与DDS1通讯用的分频数值，其中f为欲输送至用户端的射频信号频率值，f₀为压控本振输出信号频率，并通过串行通讯时序将所得的具体分频数值写入第一DDS模块缓存区，经第一DDS模块后得到频率信号，将所得的频率信号再送至滤波器后得到最终的频率信号输出。