一种DA校频电路的制作方法

本实用新型涉及校频技术、电子技术等领域，具体的说，是一种DA校频电路。

背景技术：

压控晶体振荡器是石英晶体振荡器的一种，主要用于调频及锁相技术。具有传输性能好、抗干扰性强、节省功率等优点。

随着电子技术日新月异的发展,石英晶体振荡器在各个领域的应用越来越广泛，它不仅大量地应用于通讯、导航、雷达、宇航以及频标时标信号源的整机和设备中，近年来还被广泛地应用于民用消费类产品，如石英钟、电子手表及彩色电视等。压控晶体振荡器是石英晶体振荡器的一种，主要用于调频及锁相技术。具有传输性能好、抗干扰性强、节省功率等优点，因此，许多地面移动通讯设备、机载通讯设备都采用调频制，压控晶体振荡器就是其中一个重要部件。

晶体振荡器作为一种高稳定频率源被广泛应用在各种仪器设备中。其中，压控晶体振荡器由于具有频率可调的特点，成为各种接收机和应答机中不可或缺的关键部件。在这些设备中，为了补偿晶振长期老化、收发信号间多普勒频移等因素的影响，通常要求压控晶振具有较宽的压控范围；并且，为了适应野外、空间等工作环境，还要求在宽温范围内具有良好的频率温度稳定性。

压控晶振的频率温度稳定性由石英谐振器和振荡电路两方面的温度特性引起，通常以石英谐振器的温度特性为主。对于高频宽压控晶振，经常会出现晶振的温频特性相对于石英谐振器的温频特性出现明显偏移和恶化的情况。如果将该晶振用于应答机中，将会减小应答机在宽温下的信号搜索范围，降低使用性能。

压控晶振中常使用AT切石英谐振器，通过在振荡回路中引入一个可调元件，来实现振荡频率随压控电压调节的功能。可调元件通常为变容二极管。变容管是一种电容可以随着外加电压而改变电容值的元件，通过改变加在变容管上的电压，使得石英谐振器的负载电容发生变化，从而谐振回路的谐振频率随之变化，达到压控的目的。

通过调节压控晶振的控制电压，可以改变输出频率，即可达到校频的目的。现有技术通常使用FPGA对输入时钟产生的本地PPS信号与GPS秒脉冲信号PPS进行时差测量，测出频率准确度，将误差输出给单片机，单片机再控制AD9854数字合成器实现校频，但该方案不足之处在于成本较高，造成不必要的浪费。

技术实现要素：

本实用新型的目的在于设计出一种DA校频电路，采用D触发器对晶振电路输出的秒脉冲进行频率校准处理，解决现有技术成本较高且存在浪费资源的不足之处。

本实用新型通过下述技术方案实现：一种DA校频电路，设置有MCU、运放电路、晶振电路及D触发器电路，所述MCU控制连接运放电路，运放电路连接晶振电路，晶振电路连接控制D触发器电路，且晶振电路还连接MCU，MCU连接D触发器电路，D触发器电路的端输出连接MCU的其中一个定时器，MCU的其中另一个定时器连接GPS模块。

进一步的为更好地实现本实用新型，特别采用下述设置结构：所述D触发器电路内设置有D触发器U11A、或门电路U10A、电阻R33及电容C37，所述MCU输出秒脉冲至D触发器U11A的D端，所述D触发器U11A的Q端连接或门电路U10A的输入端，所述或门电路U10A的输出端通过由电阻R33及电容C37组成的输出电路输出标准的秒脉冲，所述D触发器U11A的端输出秒脉冲至MCU的TIM_CH1。所述D触发器U11A优选采用SN74HC74，或门电路U10A优选采用SN74HC32，D触发器U11A的脚和脚皆与+3.3V相连接，电阻R33优选采用2.2欧姆贴片电阻，电容C37优选采用100pF贴片电容。

进一步的为更好地实现本实用新型，特别采用下述设置结构：所述晶振电路包括晶振X1、施密特触发反相器U13A、施密特触发反相器U13B、电阻R40、电阻R43、电阻R47、电容C58、电感LZ3、电容C60及电容C61，施密特触发反相器U13A的输出端连接D触发器U11A的CLK端，施密特触发反相器U13B的输出端连接MCU，施密特触发反相器U13A的输入端和施密特触发反相器U13B的输入端共接且通过相互串联的电阻R43和电容C58连接晶振X1的4脚，施密特触发反相器U13A的输入端通过电阻R40接地，施密特触发反相器U13A的输入端通过电阻R47连接电源VCC，且电源VCC通过电感LZ3连接晶振X1的1脚，且晶振X1的1脚通过相互并联的电容C60和电容C61接地，晶振X1的压控脚连接运放电路，且晶振X1的接地脚接地。所述施密特触发反相器U13A和施密特触发反相器U13B采用同一块施密特触发反相器的其中两个施密特触发反相电路构建，且优选采用SN74HC14施密特触发反相器，所述晶振X1采用压控晶振，电阻R40和电阻R47优选采用4.7K欧姆贴片电阻，电阻R43优选采用100欧姆贴片电阻，电容C58优选采用10000pF贴片电容，电感LZ3采用3.3V-BT电感，电容C60优选采用22*10⁶pF贴片电容，电容C61优选采用10⁵pF贴片电容，晶振X1的3脚输出10MHz的晶振的基准信号经电容C58、电阻R43和施密特触发反相器U13B到MCU。

进一步的为更好地实现本实用新型，特别采用下述设置结构：所述晶振X1输出脉冲至D触发器U11A内作为CLK控制信号，对MCU提供的1PPS信号进行校准。所述晶振X1输出3脚输出10MHz的晶振的基准信号经电容C58、电阻R43和施密特触发反相器U13A到D触发器U11A的CLK脚，作为控制信号对MCU输出的1PPS信号进行校准。

进一步的为更好地实现本实用新型，特别采用下述设置结构：所述运放电路内设置有运放芯片U14、电阻R45、电阻R48、电阻R41、电阻R46、电阻R44及电容C59，所述MCU内部DAC模块的模拟输出通过电阻R48连接运放芯片U14的+IN2脚，运放芯片U14的-IN2脚与OUT2脚共接且通过电阻R45连接运放芯片U14的+IN1脚，运放芯片U14的OUT1脚通过电阻R44连接晶振芯片X1的压控脚，且晶振X1的压控脚通过电容C59接地，运放芯片U14的-IN1脚通过电阻R41接地，且运放芯片U14的-IN1脚通过电阻R46连接运放芯片U14的OUT1脚，运放芯片U14的+VC脚连接电源VCC，且在运放芯片U14的+VC脚上还连接有滤波电容C57，运放芯片U14的-VC脚接地。

运放芯片U14内部集成了两个运放，此处将两个运放串联使用，即构成二级运放电路。+IN2脚、-IN2脚为一级运放的输入，OUT2脚为一级运放的输出。MCU内部DAC模块的模拟输出通过电阻R48连接运放芯片U14的+IN2脚，一级运放的输入脚-IN2和一级运放的输出脚OUT2共接，即构成简单的电压跟随器。+IN1脚和-IN1脚为二级运放的输入，OUT1脚为二级运放的输出，DAC模块的输出模拟信号经一级运放后作为二级运放的输入，即OUT2通过电阻R45与+IN1连接。所述运放芯片U14优选采用AD822，电阻R45、电阻R48、电阻R41、电阻R46、电阻R44优选采用1000欧姆贴片电阻，电容C57和电容C59优选采用105pF贴片电容，运放芯片U14的OUT1脚通过电阻R44连接晶振X1的压控脚(VAJ脚)。

进一步的为更好地实现本实用新型，特别采用下述设置结构：所述GPS模块输出秒脉冲至MCU的TIM_CH2。

本实用新型与现有技术相比，具有以下优点及有益效果：

(1)本实用新型采用D触发器对晶振电路输出的秒脉冲进行频率校准处理，解决现有技术成本较高且存在浪费资源的不足之处。

(2)本实用新型利用压控晶振本身的调频特性，通过卫星接收模块的1PPS信号、晶振频率信号、D触发器、时差测量以及DA模块(运放电路)共同组成了系统内部的频率驯服模块，为应用本实用新型的装置提供精确的时间和频率标准信号。

(3)本实用新型以GPS模块作为外部时间参考标准，GPS标准的GPS_1PPS信号驯服系统内部的频率源，产生本地标准的UTC时间，以此作为内部时间信号。

(4)本实用新型由于晶振产生的秒脉冲准时沿的上升时间较长，通过D触发器可提高PPS信号的精度，减小误差。

附图说明

图1为本实用新型原理图。

图2为本实用新型所述晶振电路图。

图3为本实用新型所述运放电路图。

图4为本实用新型所述D触发器电路图。

具体实施方式

下面结合实施例对本实用新型作进一步地详细说明，但本实用新型的实施方式不限于此。

实施例1：

本实用新型提出了一种DA校频电路，采用D触发器对晶振电路输出的秒脉冲进行频率校准处理，解决现有技术成本较高且存在浪费资源的不足之处，如图1～图4所示，特别采用下述设置结构：设置有MCU、运放电路、晶振电路及D触发器电路，所述MCU控制连接运放电路，运放电路连接晶振电路，晶振电路连接控制D触发器电路，且晶振电路还连接MCU，MCU连接D触发器电路，D触发器电路的端输出连接MCU的其中一个定时器，MCU的其中另一个定时器连接GPS模块。

利用压控晶振本身的调频特性，通过卫星接收模块的1PPS信号、晶振频率信号、D触发器、时差测量以及DA模块(运放电路)共同组成了系统内部的频率驯服模块，为应用本实用新型的装置提供精确的时间和频率标准信号；以GPS模块作为外部时间参考标准，GPS标准的GPS_1PPS信号驯服系统内部的频率源，产生本地标准的UTC时间，以此作为内部时间信号。

实施例2：

本实施例是在上述实施例的基础上进一步优化，进一步的为更好地实现本实用新型，如图1～图4所示，特别采用下述设置结构：所述D触发器电路内设置有D触发器U11A、或门电路U10A、电阻R33及电容C37，所述MCU输出秒脉冲至D触发器U11A的D端(2脚)，所述D触发器U11A的Q端(5脚)连接或门电路U10A的输入端(或门电路U10A的1脚和2脚共接)，所述或门电路U10A的输出端(3脚)通过由电阻R33及电容C37组成的输出电路输出标准的秒脉冲，电阻R33的第一端连接或门电路U10A的输出端且电阻R33的第二端输出PSS_OUT信号，同时电阻R33的第二端通过电容C37接地，所述D触发器U11A的端输出秒脉冲至MCU的TIM_CH1。所述D触发器U11A优选采用SN74HC74，或门电路U10A优选采用SN74HC32，D触发器U11A的脚和脚皆与+3.3V相连接，电阻R33优选采用2.2欧姆贴片电阻，电容C37优选采用100pF贴片电容。

所述晶振X1输出从D触发器U11A的CLK脚为D触发器通过控制信号，MCU内输出的1PPS秒脉冲经D端输入端D触发器U11A内，并从D触发器的/Q端输出秒脉冲(1PPS)至MCU的TIM_CH1定时器内，D触发器从Q脚输出PPS_QUT信号。

实施例3：

本实施例是在上述实施例的基础上进一步优化，进一步的为更好地实现本实用新型，如图1～图4所示，特别采用下述设置结构：所述晶振电路包括晶振X1、施密特触发反相器U13A、施密特触发反相器U13B、电阻R40、电阻R43、电阻R47、电容C58、电感LZ3、电容C60及电容C61，施密特触发反相器U13A的输出端连接D触发器U11A的CLK端，施密特触发反相器U13B的输出端连接MCU，施密特触发反相器U13A的输入端和施密特触发反相器U13B的输入端共接且通过相互串联的电阻R43和电容C58连接晶振X1的4脚，施密特触发反相器U13A的输入端通过电阻R40接地，施密特触发反相器U13A的输入端通过电阻R47连接电源VCC，且电源VCC通过电感LZ3连接晶振X1的1脚，且晶振X1的1脚通过相互并联的电容C60和电容C61接地，晶振X1的压控脚连接运放电路，且晶振X1的接地脚接地。所述施密特触发反相器U13A和施密特触发反相器U13B采用同一块施密特触发反相器的其中两个施密特触发反相电路构建，且优选采用SN74HC14施密特触发反相器，所述晶振X1采用压控晶振，电阻R40和电阻R47优选采用4.7K欧姆贴片电阻，电阻R43优选采用100欧姆贴片电阻，电容C58优选采用10000pF贴片电容，电感LZ3采用3.3V-BT电感，电容C60优选采用22*10⁶pF贴片电容，电容C61优选采用10⁵pF贴片电容，晶振X1的3脚输出10MHz的晶振的基准信号经电容C58、电阻R43和施密特触发反相器U13B到MCU。

在设计使用时，将晶振产生的秒脉冲1PPS信号通过D触发器校准，然后与GPS的秒脉冲GPS_1PPS信号作时差测量，测出频率准确度，通过MCU内部的DAC模块对晶振的准确度进行调整。

实施例4：

本实施例是在上述实施例的基础上进一步优化，进一步的为更好地实现本实用新型，如图1～图4所示，特别采用下述设置结构：所述晶振X1输出脉冲至D触发器U11A内作为CLK控制信号，对MCU提供的1PPS信号进行校准。所述晶振X1输出3脚输出10MHz的晶振的基准信号经电容C58、电阻R43和施密特触发反相器U13A到D触发器U11A的CLK脚进行校准。

实施例5：

本实施例是在上述实施例的基础上进一步优化，进一步的为更好地实现本实用新型，如图1～图4所示，特别采用下述设置结构：所述运放电路内设置有运放芯片U14、电阻R45、电阻R48、电阻R41、电阻R46、电阻R44及电容C59，所述MCU内部DAC模块的模拟输出通过电阻R48连接运放芯片U14的+IN2脚，运放芯片U14的-IN2脚与OUT2脚共接且通过电阻R45连接运放芯片U14的+IN1脚，运放芯片U14的OUT1脚通过电阻R44连接晶振芯片X1的压控脚，且晶振X1的压控脚通过电容C59接地，运放芯片U14的-IN1脚通过电阻R41接地，且运放芯片U14的-IN1脚通过电阻R46连接运放芯片U14的OUT1脚，运放芯片U14的+VC脚连接电源VCC，且在运放芯片U14的+VC脚上还连接有滤波电容C57，运放芯片U14的-VC脚接地。

运放芯片U14内部集成了两个运放，此处将两个运放串联使用，即构成二级运放电路。+IN2脚、-IN2脚为一级运放的输入，OUT2脚为一级运放的输出。MCU内部DAC模块的模拟输出通过电阻R48连接运放芯片U14的+IN2脚，一级运放的输入脚-IN2和一级运放的输出脚OUT2共接，即构成简单的电压跟随器。+IN1脚和-IN1脚为二级运放的输入，OUT1脚为二级运放的输出，DAC模块的输出模拟信号经一级运放后作为二级运放的输入，即OUT2通过电阻R45与+IN1连接。所述运放芯片U14优选采用AD822，电阻R45、电阻R48、电阻R41、电阻R46、电阻R44优选采用1000欧姆贴片电阻，电容C57和电容C59优选采用105pF贴片电容，运放芯片U14的OUT1脚通过电阻R44连接晶振X1的压控脚(VAJ脚)。

所述压控脚为晶振(压控晶振)控制电压输入引脚，所述DAC为MCU内部的数字/模拟转换模块，TIM_CH1和TIM_CH2为MCU内部的两个定时器；所述运放电路，将DAC输出的模拟信号进行放大，以满足晶振最大输入控制电压。

实施例6：

本实施例是在上述实施例的基础上进一步优化，进一步的为更好地实现本实用新型，如图1～图4所示，特别采用下述设置结构：所述GPS模块输出秒脉冲至MCU的TIM_CH2。

在本实用新型中，晶振X1的作用是为系统提供基本的时钟信号，此设计晶振频率有两路输出，一路输出频率信号提供给MCU，用以系统正常工作所需时钟；另一路则提供给D触发器，用作控制信号CLK。D触发器是数字电路中的一种具有记忆功能的逻辑器件，是在控制信号CLK为0时，接收输入信号并存储，当控制信号CLK变为1时，输出信号Q才会被改变，即D触发器是在CLK由0变为1的这个边沿进行触发的，通常将这种触发方式成为边沿触发。根据D触发器的工作特性，因此用来给MCU产生的1PPS信号进行校准，使得秒信号的上升沿与时钟的上升沿对齐，提高秒信号的精度。D触发器/Q端的输出校准后的1PPS信号给MCU的定时器TIM_CH1，MCU将GPS模块产生的GPS_1PPS信号与D触发器提供的1PPS信号做时差测量，测出频率准确度，然后通过内部的DAC模块对晶振的准确度进行调整。

以上所述，仅是本实用新型的较佳实施例，并非对本实用新型做任何形式上的限制，凡是依据本实用新型的技术实质对以上实施例所作的任何简单修改、等同变化，均落入本实用新型的保护范围之内。