用于校正电力谐波的方法和装置与流程

文档序号:14993988发布日期:2018-07-20 23:12阅读:218来源:国知局

本公开一般而言涉及针对诸如谐波和功率因数的特性的电信号的校正。



背景技术:

在许多情况下,电力谐波可对电气系统具有显著影响。一个这种场景是在飞行器电气系统上。在飞行器中,尤其是在客机中,一个系统中不希望的谐波可对其它系统具有负面影响,并且还可产生不利的电磁场效应。



技术实现要素:

根据各种实施例,一种发光二极管(“led”)照明单元包括:具有输出电压和输入端的运算放大器;电连接到该运算放大器的输入端的感测电阻器;包括电连接到该运算放大器的输出端使得第一场效应晶体管(“fet”)的栅极处的输入电压随着输出电压而升高和下降的栅极、源极以及漏极的第一fet;包括电连接到该运算放大器的输出端使得第二fet的栅极处的输入电压随着输出电压而升高和下降的栅极、源极以及漏极的第二fet,其中第一fet的栅极处的输入电压高于第二fet的栅极处的输入电压;包括沿着穿过第一fet的源极和漏极并且到第一节点的电路路径电连接到第一fet的第一组led灯、沿着穿过第二fet的源极和漏极并且到第一节点的电路路径电连接到第二fet的第二组led灯的led灯串,其中第一组led灯还连接到在第二fet和第二组led灯之间的第二节点;其中感测电阻器电连接到第一节点,并且其中当该led灯串两端的电压下降到低于不足以使串的led灯工作的电平时,感测电阻器两端的电压下降,从而导致运算放大器增加其输出,直到第二fet的栅极处的输入电压充分增加允许电流流过第二fet,从而允许第二组的led灯工作。

在实施例中,该led照明单元还包括布置在运算放大器的输出端和第二fet的栅极之间的电阻元件,其中在运算放大器的输出端和第一fet之间不存在电阻元件。

在实施例中,led串还包括第三组led灯并且该led照明单元还包括:包括电连接到运算放大器的输出端使得第三fet的栅极处的输入电压随着输出电压而升高和下降的栅极、源极以及漏极的第三fet;其中第三组沿着穿过第三fet的源极和漏极并且到第一节点的电路路径电连接,其中第二组还电连接到在第三fet和第三组之间的第三节点,其中在第三晶体管的栅极处的输入电压低于第二晶体管的栅极处的输入电压,并且其中当led灯串两端的电压下降到低于不足以使第一组的led灯和第二组的led灯工作的电平时,感测电阻器两端的电压下降,从而导致运算放大器增加其输出,直到第三fet的栅极处的输入电压充分增加允许电流流过第三fet,从而允许第三组的led灯工作。

在实施例中,该led照明单元还包括布置在第三fet的输出端和栅极之间的第二电阻元件,其中第二电阻元件具有比第一电阻元件更高的电阻额定值。

附图说明

虽然所附权利要求具体阐述了本技术的特征,但是这些技术及其目的和优点一起可以从以下结合其附图的具体实施方式中最好地理解:

图1是可以使用本公开的各种实施例的飞行器照明系统的框图。

图2是图示一个可能的实施例的电路图。

图3绘出了说明性的波形。

图4a是绘出包括诸如图2中绘出的电路的分立硬件设备(例如,系统级封装(“sip”))的框图。

图4b是绘出包括诸如图2中绘出的电路的另一种类型的分立硬件设备(专用集成电路(“asic”))的框图。

图5是根据实施例配置的系统的框图。

图6是根据实施例配置的图5的“输入/调节”块的电路图。

图7是根据实施例配置的图5的“控制输入”块的电路图。

图8是根据实施例配置的图5的“led串控制”块的电路图。

图9a和图9b是根据不同实施例配置的图5的“led串”块的电路图。

图10是根据实施例配置的图5的“(一个或多个)镇流电阻器”块的电路图。

图11是根据实施例配置的图5的“谐波控制/亮度控制”块的电路图。

图12a绘出了根据实施例的线路可更换单元(“lru”)的输入电压的波形。

图12b绘出了根据实施例的lru的输入电流的波形。

图12c绘出了根据实施例的lru的输入功率的波形。

图12d绘出了根据实施例的发光二极管(“led”)串两端的正向电压的波形。

图12e绘出了根据实施例的通过led灯串的电流的波形。

图12f绘出了根据实施例的led灯串中消耗的功率的波形。

图12g绘出了根据实施例的led驱动晶体管两端的电压的波形。

图12h绘出了根据实施例的通过led驱动晶体管的电流的波形。

图12i绘出了根据实施例的led驱动晶体管中消耗的功率的波形。

图13a绘出了根据实施例的导致低总谐波失真(“thd”)的电流电平的波形。

图13b绘出了根据实施例的在led灯串的led灯关闭时的时间段期间的输入电压的波形。

图13c绘出了根据实施例的由谐波镇流消耗的功率的波形。

图13d绘出了根据实施例的(一个或多个)镇流电阻器两端的电压的波形。

图13e绘出了根据实施例的由(一个或多个)镇流电阻器消耗的功率的波形。

图13f绘出了根据实施例的控制由(一个或多个)镇流电阻器(“镇流晶体管”)汲取的电流量的晶体管两端的电压的波形。

图13g绘出了根据实施例的由镇流晶体管消耗的功率的波形。

图14绘出了示出本文描述的技术如何导致显著减少的谐波的仿真。

图15绘出了其中将led灯配置成组并且采用级联照明控制的实施例。

具体实施方式

本公开一般针对用于校正电力谐波的方法和装置。在实施例中,方法和装置被实现为可以自身被并入到其它设备(诸如led照明单元)中的分立硬件设备(例如,可更换模块、sip或asic)。

根据实施例,为了校正谐波失真和功率因数,谐波和功率因数校正电路(“校正电路”)检测输入波形的形状、检测一组led灯(例如,led串)的输出端处的波形的形状以及绘制变化的电流量(取决于所需要的,更多电流或更少电流)以根据形状和相位使两个波形对准。为了在实施例中检测两个波形的形状,校正电路包括接收该两个波形作为输入的差分电路(诸如差分放大器)。输入波形源自也正在向led串提供电流的电源。在实施例中,led串的输出端处的波形被反映为感测电阻器处的电压,感测电阻器电耦合到如在led的群组的输出端处测得的电流所通过的节点。

在实施例中,谐波校正电路被实现为独立的设备(诸如sip或asic),并且包括(1)第一节点,(2)第二节点,(3)从第一节点延伸到第二节点的第一电流路径,(4)从第一节点延伸到地的第二电流,(5)从第一节点延伸到第二节点的第三电流路径,(6)电连接到第二节点并且接地(使得感测电阻器两端的电压具有其形状和相位表示第一电流路径上的电流的波形的形状和相位的波形)的感测电阻器,(7)具有第一输入端、第二输入端和输出端的差分电路(例如,差分放大器或其它类型的运算放大器(“op-amp”)),(8)晶体管,其包括电连接到差分电路的输出端的栅极、电连接到第三电流路径的漏极以及沿着第三电流路径电连接的源极。

根据实施例,差分电路的第一输入端(例如,正输入端)电连接到第二电流路径,并且差分电路的第二输入端(例如,负输入端)电连接到感测电阻器。因此,第二输入端接收来自第二节点的反馈,使得当感测电阻器的电流波形变化改变时,该改变被反映为差分电路的第二输入端处的电压改变。差分电路驱动晶体管以便均衡在第一输入端和第二输入端处的电压,从而产生其相位和形状与电压波形的相位和形状相匹配的电流波形。

在实施例中,功率谐波校正电路在包括led灯串的较大电路中被采用,其中较大电路包括电连接到差分电路的第一输入端并且充当分压器的电位计(例如,数字电位计)或可变电阻器。通过调整电位计或可变电阻器的电阻,可以缩放第一输入端处的输入电压,从而起到控制led灯串上led灯的亮度的作用。

根据实施例,功率谐波校正电路在包括具有多个led灯组(例如,第一组和第二组)的led灯串的较大电路中被采用。校正电路包括电连接在第一组和地之间的第一晶体管以及电连接在第二组和地之间的第二晶体管。第一晶体管的栅极电连接到op-amp的输出端,使得第一晶体管的栅极处的输入电压随着输出电压而升高和降低。第二晶体管的栅极电连接到op-amp的输出端,使得第二晶体管的栅极处的输入电压随着输出电压而升高和降低。校正电路被配置为使得第一晶体管的栅极处的输入电压高于第二晶体管的栅极处的输入电压(例如,由于电阻元件位于沿着输出端与第二晶体管的栅极之间的导电路径)。当led灯串两端的电压低于足以使串中的所有led工作的电平时,感测电阻器两端的电压下降,从而导致差分电路增加其输出,直到第二晶体管的栅极处的输入电压充分增加以允许电流流过第二晶体管。因此,即使当第一组led灯不能工作时,第二组led灯也能工作。这允许led灯串平滑地变暗。此外,它允许电流传导恒定并与输入ac电压同相,而不管led是否有足够的电压来照亮。因此,电流可以是电压的镜像,这使功率因数保持为1并且总谐波失真尽可能低。

在实施例中,校正电路包括分压器(例如,其间具有节点的一对电阻器,op-amp的正输入端连接到该节点)以将输入波形减小到适于差分电路的电压。在实施例中,校正电路还包括在反馈路径中的镇流电阻(例如,镇流电阻器),以对通过晶体管的电流量提供上限。

在实施例中为了校正谐波失真和功率因数,校正电路将差分电路的输出电流提供给布置在到差分电路的反馈路径中的晶体管。当差分电路的输出电流变化时,晶体管的电阻变化,从而有助于保持两个波形对准。在实施例中,差分电路起到调整晶体管的电阻的作用,使得在led灯接通的电压电平处,通过镇流电阻的电流与通过led灯汲取的电流相匹配。

转到图1,示出了其中可以采用本公开的实施例的照明系统100。系统100被绘出为部署在飞行器的客舱中。系统100包括多个照明元件102,其中的每一个可以被实现为lru。

转到图2,本公开的谐波校正方法和装置被绘出为在照明电路200中采用。也可以在非照明设备中采用该方法和装置,并且本文描述的照明示例意味着仅仅是说明性的。照明电路200由逻辑电路系统202控制。照明电路200包括交流(“ac”)电源204、恒流led驱动器(“驱动器”)206、led灯208(被显示为串行耦合)以及谐波校正电路(“电路”)210。逻辑电路系统202(例如,微处理器、微控制器、asic)或现场可编程门阵列(“fpga”)控制驱动器206以向在一个或多个频率和/或脉冲宽度的led灯208提供电力,以便产生特定的照明效果。在一些实施例中,逻辑电路系统202连同照明电路200一起位于lru内。如将在下面进一步详细描述的,电路210在照明电路200内形成信号的波形,使得电压波形和电流波形紧密或完全匹配。

驱动器206包括led驱动器214(例如,适于驱动led的恒定电流发生器)和设定电阻器212。逻辑电路系统202调整设定电阻器212以控制led灯208的输出颜色和强度。

在实施例中,逻辑电路系统202根据以下方式控制led驱动器214向led灯208的输出:

电路210包括晶体管216、镇流电阻器218、感测电阻器220、差分放大器(“放大器”)222、第一分压器电阻器224和第二分压器电阻器226。晶体管216被绘出为金属氧化物半导体场效应晶体管(“mosfet”),但是可以以其它方式来实现(例如,双极结型晶体管)。电路210具有第一节点232和第二节点230。电路210包括从第一节点232延伸到第二节点230的第一电流路径201、从第一节点232延伸到地的第二电流路径203以及从第一节点232延伸到第二节点230的第三电流路径205。

晶体管216的栅极电耦合到放大器222的输出端,晶体管216的漏极电耦合到第三节点228,并且晶体管216的源极电耦合到第二节点230。

镇流电阻器218电耦合到第三节点228和第一节点232。

谐波感测电阻器220电耦合到第二节点230并接地。

现在将额外参考图2和图3来描述根据实施例的照明电路200的操作。在图3中,方波形302表示由led灯208汲取的电流(电流与时间),而正弦波形304表示在led灯208处经历的输入电压(电压与时间)。应该理解的是,尽管在图3中仅标出了一个半周期,但是所描述的操作也可能在两个波形的每个周期中发生。

(1)逻辑电路系统202控制驱动器206以生成具有电压波形304的信号。(2)当在led灯208处输入的电压(vin-led)等于led灯208的正向电压(vfwd-led)(图3的位置306)时,电流通过led灯208,并且led灯208接通。(3)当vin-led超过vfwd-led(图3中的区域306)时,得到的电压变化被反映为放大器222的正输入端处的电压变化。放大器222将试图驱动晶体管216,使得在感测电阻器220两端产生的电压将与由第一分压器电阻器224和第二分压器电阻器226供应的电压相匹配,导致正弦电流波形。(4)当vin-led回落到vfwd-led以下(图3中的区域308)时,led灯208关闭。

如图4a和图4b所示,电力谐波校正电路210也可以被实现为用于在较大设备400中使用的单独模块(诸如sip)或asic。电路210还可以被并入在分立硬件模块(sip、asic、子板等)内,该分立硬件模块可以包含电路210的所有功能,但是如果功率要求比模块所能处理的高,那么允许附加地使用外部fet。该模块可以是可编程的。

转到图5,框图绘出了根据实施例配置的照明设备500。照明设备500包括输入/调节电路系统502、控制输入电路系统504、led串控制电路系统506、led串508、一个或多个镇流电阻器510、谐波控制/亮度控制电路系统512以及微控制器514。

在实施例中,输入/调节电路系统502被配置为如图6所示。根据实施例,(1)集成电路(“ic”)u1是额定为450vin的线性调节器,(2)icu2是低压降(“ldo”)电压调节器,以及(3)针对反向放电进行保护并在电力中断期间保持μc供电的二极管。

在实施例中,控制输入电路系统504被配置为如图7所示。控制输入电路系统504用作“低电平有效”输入控制块。

在实施例中,led串控制电路系统506被配置为如图8所示。根据实施例,led串控制电路系统506包括两个led驱动电路。此外,在实施例中:(1)q12和q13是400v额定p沟道mosfet,(2)源极到栅极齐纳(zener)二极管d5和d7防止在它们相应的栅极处过电应力(“eos”),(3)q10a和q10b是默认为关断状态的400v额定n沟道mosfet,以及(4)ledgnd由谐波控制/亮度控制电路系统512供电。

根据实施例,led串508包括白色led串(具有全部白色led灯)和蓝色led串(具有交替的蓝色和白色led灯),如图9a和图9b所示。

在实施例中,一个或多个镇流电阻器510被配置为如图10所示,其中电阻器r100-r107是0.5瓦电阻器。当led不导通时,镇流电阻器消耗功率。一个或多个镇流电阻器510的电阻可以针对97伏输入进行优化。

在实施例中,谐波控制/亮度控制电路系统512被配置为如图11所示。在这个实施例中,微控制器514控制为(包括电阻器r20和r22加上电位计u8的贡献的)分压器1102设置分压比的数字电位计u8。在这个实施例中的差分电路是以保持第一输入端和第二输入端(标记为3和4)相等的方式工作的op-ampu9。因此,如果在第二输入端处的反馈电流等于在第一输入端处的电流,那么op-ampu9将维持其当前状态。

仍然参考图11,谐波控制/亮度控制电路系统512的亮度控制电路系统部分1104通过调整改变参考ac波形的比例的数字电位计u8来实现亮度控制。有许多数字电位计u8的可能的实现方式,包括用于256级的8位10k电位计。在操作用作led驱动器的mosfetq6期间,mosfetq6首先被接通(即,通过来自op-ampu9的输出端),以便(经由led_supply)向led串508供应电流。如果led串508的led灯将不接通(将由检测电阻器r38感测到的事实),那么op-ampu9将保持其输出电压上升直到另一个mosfetq8接通。当mosfetq8接通(即,允许电流在源极和漏极之间流动)时,那么镇流电阻器510将接收并消耗输入功率。(包括电阻器r33和r34以及电容器c12的)分压器1105使得mosfetq6成为主导mosfet。q6将首先接通,因为它获得更高的电压(基于降低q8的栅极处的输入电压的分压器1105)。简而言之,op-ampu9将尝试接通led,并且只有当op-ampu9不能接通led时,它将“接通”镇流器。

转到图12a-图12i,示出了图示在115ac输入端上取得的操作谐波控制电路系统的led串上的效果的波形。从这些波形中可以看出:(1)根据实施例操作的设备(例如,lru照明单元)的vin的波形也是电流波形的期望形状,(2)vin的缩放版本(峰值<5v)出现在op-amp非反相输入端上,(3)缩放由数字电位计控制,(4)电路反馈从感测电阻器提供给反相op-amp输入端,以及(5)op-amp驱动mosfet以试图使电流波形与电压波形类似。

应当注意的是,(1)图12g示出了高于led照明单元的正向电压的电压如何作为q5mosfet上的热量被消耗。(2)图12e示出了led导通,其中vin大于120v,以及(3)图12i示出了q5的平均功率。

转到图13a-图13g,图示了当整个电路正在接收115vacin时,从一个或多个镇流电阻器的角度看谐波控制电路系统的操作的波形。根据实施例:(1)理想的镇流行为是选择镇流电阻器使得在led开始导通的电压下,镇流电阻器将通过与led相同的电流。(2)镇流电阻器的电流与其两端的电压成正比,因此它产生低的总谐波失真thd。(3)选择镇流电阻器以在最小输入电压处优化其电流。(4)在较高的输入电压下,谐波校正晶体管通过在自身两端产生适当的电压来调节通过镇流电阻器的电流。

转到图14,根据实施例,spice仿真绘出了led电流(中间行)和镇流电流(底行)和总电流(顶行)。虽然总电流显示一对尖峰(交叉尖峰),但是总电流相对平滑,并且与感测电阻器上的信号一样是正弦的。

根据实施例,led串508被配置为多个组并且由级联mosfet驱动,如图15所示。这种配置允许降低led灯的整体亮度的附加方法。代替将电流直接路由到镇流电阻器,图15的电路操作如下。由于分压器(在这种情况下的电阻器r1、r2和r3),mosfetq1-1的栅极将接收来自op-ampu2的最高电压,mosfetq1-2的栅极将接收下一个最高电压,q2-1将接收再下一个最高电压,并且q2-2接收最低的电压。因此,当整个led灯的串(led1至led12)两端的电压下降到低于激活串所需的正向电压时,op-ampu2增加其输出,直到q1-2的栅极处的电压足够高以容许电流在源极和漏极之间通过,这然后容许即使led灯的第一组(led9、led10、led11和led12)不再接通,第二组(led5、led6、led7和led8)和第三组(led1、led2、led3和led4)也继续工作。如果第二组和第三组两端的电压下降到低于所需的正向电压,那么op-ampu2再次升高其输出电压,直到q2-1的栅极处的电压足以使电流通过q2-1,这保持第一组led灯点亮。这个过程一直继续到led灯全部关闭,并且电流全部被路由通过镇流电阻器rb和rb1。

根据本公开实现的电路中得到的功率因数可以是1.00,其中总谐波失真小于百分之1,这与当前商业设计中0.95至0.99的功率因数和(最多)3%的总谐波失真相比是有利的。此外,由于根据本公开的电路适应于电压(并且不取决于输入波形或频率),因此它可以例如在50-1000赫兹工作。此外,三角波形相比于正弦波形是令人满意的。

应当理解的是,本文描述的实施例应当仅被认为是描述意义上的而不是为了限制的目的。对每个实施例内的特征或方面的描述通常应被认为可用于其它实施例中的其它类似特征或方面。本领域普通技术人员将理解的是,在不脱离其精神和范围的情况下,可以在其中进行形式和细节上的各种改变。

当前第1页1 2 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1