多个LED灯来回闪的控制电路、方法和装置与流程

文档序号:14685303发布日期:2018-06-12 23:24
多个LED灯来回闪的控制电路、方法和装置与流程

本发明属于闪灯电路技术领域,尤其涉及多个LED(Light Emitting Diode,发光二极管)灯来回闪的控制电路、方法和装置。



背景技术:

随着LED行业近年在全球飞速发展,LED景观美化照明也得到更多用户的重视,LED灯的变化形式也各式各样,例如,流星变化、流水陈列、跳变、浅变、七彩变化以及来回流动变化等,为城市夜晚带来更加美好的景色。

常见的,普通的来回闪LED灯控制电路在工作中总会出现在头尾两灯重复闪两次,使得来回闪的变化效果较差。



技术实现要素:

有鉴于此,本发明实施例提供了一种多个LED灯来回闪的控制电路、方法和装置,以解决现有技术中闪灯电路在工作中总会在头尾两灯重复闪两次的问题。

本发明实施例第一方面提供了一种多个LED灯来回闪的控制电路,包括:分频模块、多个信号输出模块和复位模块;

所述分频模块,适于与时钟信号源连接,还与多个所述信号输出模块连接,用于获取所述时钟信号源的时钟信号,对所述时钟信号进行分频处理得到分频信号,并根据当前LED灯闪烁周期个数向与当前LED灯连接的信号输出模块发送所述分频信号;

多个所述信号输出模块,适于与多个LED灯一一对应连接;

每个所述信号输出模块均用于对所述分频信号进行组合逻辑运算,得到高电平信号发送给对应连接的LED灯;

所述复位模块,与所述分频模块连接,用于当所述时钟信号的周期个数大于LED灯闪烁周期总个数时,向所述分频模块发送复位信号,使所述分频模块对当前分频信号进行复位。

可选的,所述分频模块包括多个分频器;

所述分频器的个数与所述信号输出模块的个数关系为:2K≥2N-2;

其中,所述分频器的个数为K的最小整数,所述信号输出模块的个数为N。

可选的,多个所述分频器依次连接,前一个所述分频器的正输出端与下一个所述分频器的第一时钟输入端连接,前一个所述分频器的反输出端与下一个所述分频器的第二时钟输入端连接;多个所述分频器的正输出端和反输出端还均与所述信号输出模块连接;

多个所述分频器的信号输入端均与所述复位模块连接;

其中,第一个所述分频器的第一时钟输入端和第二时钟输入端均适于与所述时钟信号源连接。

可选的,第一个LED灯对应连接的所述信号输出模块和最后一个LED灯对应连接的所述信号输出模块均包括第一逻辑门;

所述第一逻辑门的输入端与所述分频模块连接,所述第一逻辑门的输出端适于与对应的LED灯连接;

第一个LED灯和最后一个LED灯之间的多个LED灯一一对应连接的多个所述信号输出模块均包括第一组合逻辑门;

所述第一组合逻辑门的第一输入端和第二输入端均与所述分频模块连接,所述第一组合逻辑门的输出端适于与相对应的LED灯连接。

可选的,所述第一组合逻辑门包括第二逻辑门、第三逻辑门、第四逻辑门和第五逻辑门;

所述第二逻辑门的输入端为所述第一组合逻辑门的第一输入端,所述第二逻辑门的输出端与所述第四逻辑门的第一输入端连接;

所述第三逻辑门的输入端为所述第一组合逻辑门的第二输入端,所述第三逻辑门的输出端与所述第四逻辑门的第二输入端连接;

所述第二逻辑门与所述第三逻辑门并联;

所述第四逻辑门的输出端与所述第五逻辑门的输入端连接,所述第五逻辑门的输出端为所述第一组合逻辑门的输出端。

可选的,所述复位模块包括第二组合逻辑门;

所述第二组合逻辑门的第一输入端和输出端均与所述分频模块连接,所述第二组合逻辑门的第二输入端与外部电网连接。

本发明实施例第二方面提供了一种多个LED灯来回闪的控制方法,适用于包括分频模块、信号输出模块和复位模块的多个LED灯来回闪的控制电路,包括:

所述分频模块获取所述时钟信号源的时钟信号,对所述时钟信号进行分频处理得到分频信号,并根据当前LED灯闪烁周期个数向与当前LED灯连接的信号输出模块发送所述分频信号;

每个所述信号输出模块均对所述分频信号进行组合逻辑运算,得到高电平信号发送给对应连接的LED灯;

当时钟信号的周期个数大于LED灯闪烁周期总个数时,所述复位模块向所述分频模块发送复位信号,使所述分频模块对当前分频信号进行复位。

可选的,所述LED灯闪烁周期是指一个LED灯闪烁一次的周期;

LED灯闪烁周期总个数是指实现一次多个LED灯来回闪过程需要的LED灯闪烁周期的总个数;

所述时钟信号的周期等于所述LED灯闪烁周期。

可选的,所述LED灯的个数为N,所述LED灯闪烁周期总个数为2N-2;

其中,第一个LED灯和最后一个LED灯闪烁一次,所述第一个LED灯和所述最后一个LED灯之间的多个LED灯闪烁两次。

本发明实施例第三方面提供了一种LED灯控制装置,包括多个LED灯,还包括上述实施例第一方面提供的任意一种所述的多个LED灯来回闪的控制电路。

本发明实施例与现有技术相比存在的有益效果是:分频模块获取时钟信号源的时钟信号,对时钟信号进行分频处理得到分频信号,并根据当前LED灯闪烁周期个数向与当前LED灯连接的信号输出模块发送分频信号;多个信号输出模块与多个LED灯一一对应连接,每个信号输出模块均对分频信号进行组合逻辑运算,得到高电平信号发送给对应连接的LED灯;复位模块当时钟信号的周期个数大于LED灯闪烁周期总个数时,向分频模块发送复位信号,使分频模块对当前分频信号进行复位,实现多个LED灯来回闪,并消除闪灯电路在工作中总会在头尾两灯重复闪两次的现象,使多个LED灯来回闪更加顺畅,提高用户体验度。

附图说明

为了更清楚地说明本发明实施例中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。

图1是本发明实施例一提供的多个LED灯来回闪的控制电路的结构框图;

图2是本发明实施例一提供的一种多个LED灯来回闪的控制电路的电路示意图;

图3是本发明实施例一提供的与第一个LED灯或与最后一个LED灯对应连接的信号输出模块的电路示意图;

图4是本发明实施例一提供的与第一个LED灯和最后一个LED灯之间的LED灯对应连接的信号输出模块的电路示意图;

图5是本发明实施例一提供的一种分频模块的分频信号的波形示意图;

图6是本发明实施例二提供的多个LED灯来回闪的控制方法的实现流程图;

图7是本发明实施例二提供的另一种分频模块的分频信号的波形示意图。

具体实施方式

以下描述中,为了说明而不是为了限定,提出了诸如特定系统结构、技术之类的具体细节,以便透彻理解本发明实施例。然而,本领域的技术人员应当清楚,在没有这些具体细节的其它实施例中也可以实现本发明。在其它情况中,省略对众所周知的系统、装置、电路以及方法的详细说明,以免不必要的细节妨碍本发明的描述。

为了说明本发明所述的技术方案,下面通过具体实施例来进行说明。

实施例一

参见图1,本实施例提供的一种多个LED灯来回闪的控制电路,包括分频模块100、多个信号输出模块200和复位模块300。

分频模块100适于与时钟信号源连接,还与多个信号输出模块200连接,用于获取所述时钟信号源的时钟信号,对所述时钟信号进行分频处理得到分频信号,并根据当前LED灯闪烁周期个数向与当前LED灯连接的信号输出模块200发送所述分频信号。

多个信号输出模块200适于与多个LED灯一一对应连接。

每个信号输出模块200均用于对所述分频信号进行组合逻辑运算,得到高电平信号发送给对应连接的LED灯。

复位模块300与分频模块100连接,用于当所述时钟信号的周期个数大于LED灯闪烁周期总个数时,向分频模块100发送复位信号,使分频模块100对当前分频信号进行复位。

上述多个LED灯来回闪的控制电路中,分频模块获取时钟信号源的时钟信号,对时钟信号进行分频处理得到分频信号,并根据当前LED灯闪烁周期个数向与当前LED灯连接的信号输出模块发送分频信号;每个信号输出模块均对分频信号进行组合逻辑运算,得到高电平信号发送给对应连接的LED灯;复位模块当时钟信号的周期个数大于LED灯闪烁周期总个数时,向分频模块发送复位信号,使分频模块对当前分频信号进行复位,实现多个LED灯来回闪,并消除闪灯电路在工作中总会在头尾两灯重复闪两次的现象,使多个LED灯来回闪更加顺畅,提高用户体验度。

进一步地,作为一种具体实施方式,分频模块100包括多个分频器。

所述分频器的个数与所述信号输出模块的个数关系为:2K≥2N-2。

其中,所述分频器的个数为K的最小整数,信号输出模块200的个数为N。信号输出模块200的个数与LED灯的个数相同。示例性的,LED灯的个数为7个,则所述分频器的个数与LED灯的个数关系为2K≥2×7-2,求得分频器的个数为4个;若LED灯的个数为5个,则所述分频器的个数为3个。根据LED灯的个数选择分频器的个数,不造成控制电路中器件的浪费,节约控制电路成本。

可选的,多个分频器依次连接,前一个分频器的正输出端与下一个分频器的第一时钟输入端连接,所述前一个分频器的反输出端与所述下一个所述分频器的第二时钟输入端连接;多个所述分频器的正输出端和反输出端还均与信号输出模块200连接。

多个所述分频器的信号输入端均与复位模块300连接。

其中,第一个所述分频器的第一时钟输入端和第二时钟输入端均适于与所述时钟信号源连接。

示例性的,参见图2,所述控制电路连接7个LED灯时,分频模块100的电路连接示意图。其中,分频模块100包括4个分频器,分别为第一分频器ZTR1、第二分频器ZTR2、第三分频器ZTR3和第四分频器ZTR4。

第一分频器ZTR1的第一时钟输入端和第二时钟输入端均适于与所述时钟信号源连接,第一分频器ZTR1的正输出端与第二分频器ZTR2的第一时钟输入端连接,第一分频器ZTR1的反输出端与第二分频器ZTR2的第二时钟输入端连接,第一分频器ZTR1的正输出端和反输出端还均与信号输出模块200连接。第一分频器ZTR1的正输出端输出分频信号A1,第一分频器ZTR1的反输出端输出分频信号A1B。

第二分频器ZTR2的正输出端与第三分频器ZTR3的第一时钟输入端连接,第二分频器ZTR2的反输出端与第三分频器ZTR3的第二时钟输入端连接,第二分频器ZTR2的正输出端和反输出端还均与信号输出模块200连接。第二分频器ZTR2的正输出端输出分频信号A2,第二分频器ZTR2的反输出端输出分频信号A2B。

第三分频器ZTR3的正输出端与第四分频器ZTR4的第一时钟输入端连接,第三分频器ZTR3的反输出端与第四分频器ZTR4的第二时钟输入端连接,第三分频器ZTR3的正输出端和反输出端还均与信号输出模块200连接。第三分频器ZTR3的正输出端输出分频信号A3,第三分频器ZTR3的反输出端输出分频信号A3B。

第四分频器ZTR4的正输出端和反输出端均与信号输出模块200连接。第四分频器ZTR4的正输出端输出分频信号A4,第四分频器ZTR4的反输出端输出分频信号A4B。

每个分频器的正输出端输出的信号波形与反输出端输出的信号波形相反。如图5中第一分频器的正输出端输出的分频信号A1和反输出端输出的分频信号A1B。

可选的,所述控制电路还包括第一反向门和第二反向门。

第一个分频器的第二时钟输入端通过第一反向门与所述时钟信号源连接。所述第一反向门用于整合时钟信号的波形,使时钟信号的波形形成较完整的方波,同时也向第一个分频器的第二时钟输入端输入反向时钟信号。

第一个分频器的第一时钟输入端通过第二反向门与第一反向门的输出端连接。所述第二反向门用于整合时钟信号的波形,使时钟信号的波形形成较完整的方波,同时向第一个分频器的第一时钟输入端输入正向时钟信号。应理解,本实施例对反向门的个数不做限定,只要保证向第一个分频器的第一时钟输入端输入正向时钟信号,向第一个分频器的第二时钟输入端输入反向时钟信号就可以,同时整合时钟信号的波形,使时钟信号的波形形成较完整的方波。

进一步地,作为一种具体实施方式,第一个LED灯对应连接的信号输出模块200和最后一个LED灯对应连接的信号输出模块200均包括第一逻辑门。所述第一逻辑门用于稳定分频信号的波形,同时实现对分频信号的逻辑运算,使第一逻辑门向对应连接的LED灯输出稳定的高电平信号,减少电路器件的浪费,提高所述控制电路的稳定性。

所述第一逻辑门的输入端与分频模块100连接,所述第一逻辑门的输出端适于与对应的LED灯连接。其中,第一逻辑门的输入端包括K+1个端口,K为分频器的个数。

具体参见图3,第一个LED灯对应连接的信号输出模块200和最后一个LED灯对应连接的信号输出模块200均包括第一或非门,此时信号输出模块200接收分频模块100输出的低电平的分频信号。

所述第一或非门的输入端包括包括K+1个端口,K为分频器的个数。

示例性的,所述控制电路连接7个LED灯,分频模块100包括4个分频器,第一或非门的输入端包括5个端口。其中,第一或非门的输入端的第一个端口连接时钟信号源,用于接收时钟信号,第一或非门的输入端的其他端口均与分频模块100连接;第一或非门的输出端与对应的LED灯连接。应理解,本实施例对第一逻辑门的种类不做限定,只要保证第一逻辑门输出端向对应连接的LED灯发送高电平信号就可以。例如,第一个LED灯对应连接的信号输出模块200和最后一个LED灯对应连接的信号输出模块200可以包括与门,此时信号输出模块200接收分频模块100输出的高电平的分频信号。

进一步地,第一个LED灯和最后一个LED灯之间的多个LED灯一一对应连接的多个信号输出模块200均包括第一组合逻辑门。所述第一组合逻辑门用于接收分频信号,并进行组合逻辑运算得到高电平信号,发送给相对应连接的LED灯。

所述第一组合逻辑门的第一输入端和第二输入端均与分频模块100连接,所述第一组合逻辑门的输出端适于与相对应的LED灯连接。其中,所述第一组合逻辑门的第一输入端和第二输入端均包括K+1个端口,K为分频器的个数。

可选的,所述第一组合逻辑门包括第二逻辑门、第三逻辑门、第四逻辑门和第五逻辑门。第二逻辑门用于接收信号输出模块200对应连接的LED灯第一次进行闪烁的分频信号,第三逻辑门用于接收信号输出模块200对应连接的LED灯第二次进行闪烁的分频信号。第四逻辑门将第二逻辑门和第三逻辑门输出的信号进行逻辑运算。第五逻辑门用于稳定第四逻辑门输出的信号的波形,向对应连接的LED灯输出稳定的高电平信号。

第二逻辑门和第三逻辑门为相同类型的逻辑门。

所述第二逻辑门的输入端为所述第一组合逻辑门的第一输入端,所述第二逻辑门的输出端与所述第四逻辑门的第一输入端连接。

所述第三逻辑门的输入端为所述第一组合逻辑门的第二输入端,所述第三逻辑门的输出端与所述第四逻辑门的第二输入端连接。

所述第二逻辑门与所述第三逻辑门并联。

所述第四逻辑门的输出端与所述第五逻辑门的输入端连接,所述第五逻辑门的输出端为所述第一组合逻辑门的输出端。

示例性的,参见图4,所述控制电路连接7个LED灯,分频模块100包括4个分频器,第一个LED灯和最后一LED灯之间的LED灯,即第2个LED灯相对应连接的信号输出模块200、第3个LED灯相对应连接的信号输出模块200、第4个LED灯相对应连接的信号输出模块200、第5个LED灯相对应连接的信号输出模块200和第6个LED灯相对应连接的信号输出模块200均包括第一组合逻辑门,所述第一组合逻辑门的第一输入端和第二输入端均包括5个端口,即第二逻辑门的输入端和第三逻辑门的输入端均包括5个端口。

其中,所述第一组合逻辑门包括第二或非门、第三或非门、第四或非门和第三反向门,即第二逻辑门、第三逻辑门和第四逻辑门均为或非门,第五逻辑门为反向门。此时信号输出模块200接收分频模块100输出的低电平的分频信号。

其中,第二或非门的输入端的第一个端口和第三或非门的输入端的第一个端口连接时钟信号源,用于接收时钟信号,第二或非门的输入端的其他端口和第三或非门的输入端的其他端口均与分频模块100连接;第二或非门的输出端与第四或非门的第一输入端连接,第三或非门的输出端与第四或非门的第二输入端连接,第四或非门的输出端与第三反向门的输入端连接,第三反向门的输出端与对应的LED灯连接。

应理解,本实施例是对第一组合逻辑门进行举例说明,并不是对组合逻辑门的限定。本实施例的第一组合逻辑门只要保证第一组合逻辑门的输出端向对应连接的LED灯发送高电平信号就可以。例如,第二逻辑门和第三逻辑门还可以为与门,此时信号输出模块200接收分频模块100输出的分频信号的高电平信号。

进一步地,一个实施例中,复位模块300包括第二组合逻辑门。

所述第二组合逻辑门的第一输入端和输出端均与分频模块100连接,所述第二组合逻辑门的第二输入端与外部电网连接。所述第二组合逻辑门向分频模块100发送复位信号。

所述第二组合逻辑门的第一输入端包括K个端口,K为分频器的个数。

可选的,所述第二组合逻辑门包括第六逻辑门、第七逻辑门和第八逻辑门。其中,第六逻辑门用于接收分频模块100的分频信号,并对分频信号进行逻辑运算,向第七逻辑门输出信号POR1;第七逻辑门用于接收的外部电网的电压信号POR,并和信号POR1进行逻辑运算,第八逻辑门用于对第七逻辑门输出的信号的波形进行整形,向分频模块100发送更加稳定的复位信号。

第六逻辑门的输入端为第二组合逻辑门的第一输入端,第六逻辑门的输出端与第七逻辑门的第一输入端连接;第七逻辑门的第二输入端为第二组合逻辑门的第二输入端,第七逻辑门的输出端与第八逻辑门的输入端连接;第八逻辑门的输出端均与多个分频器的信号输入端连接。

示例性的,参见图2,所述控制电路连接7个LED灯,分频模块100包括4个分频器,所述第二组合逻辑门的第一输入端包括4个端口,即第六逻辑门的输入端包括4个端口。

其中,第六逻辑门和第七逻辑门均为或非门,第八逻辑门为反向门。

应理解,本实施例是对第二组合逻辑门进行举例说明,并不是对组合逻辑门的限定。本实施例对所述第二组合逻辑门包括的逻辑门的类型不做限定,只要第二组合逻辑门向分频模块100的信号输入端发送高电平的复位信号就可以。例如,第五逻辑门可以为与门,第六逻辑门为与非门,第七逻辑门为反向门,此时第五逻辑门接收分频信号的高电平信号,第六逻辑门接收外部电网信号的高电平信号。

可选的,复位模块300还包括第三组合逻辑门。

所述第三逻辑门的输入端与外部电网连接,所述第三逻辑门的输出端与所述第七逻辑门的第二输入端连接。所述第三逻辑门用于对外部电网信号的波形整形,并向第二组合逻辑门的第二输入端输出低电平信号。

可选的,所述第三逻辑门包括:第四反向门、第五反向门和第六反向门。

第四反向门、第五反向门和第六反向门依次连接,第四反向门的输入端为所述第三逻辑门的输入端,第六反向门的输出端为所述第三逻辑门的输出端。

可选的,复位模块300还包括PMOS(Positive channel Metal Oxide Semiconductor,P沟道金属氧化物半导体)管和第一电容。

所述PMOS管的漏极与第一电容的正极连接,所述PMOS管的漏极还与所述第三组合逻辑门的输入端连接,所述PMOS管的源极与所述外部电源连接,所述PMOS管的栅极接地;所述第一电容的负极接地。

PMOS管用于接受外部电源的电压信号。具体的,外部电源向PMOS管输送电压,由于PMOS管是开启的,PMOS管对第一电容充电,第一电容的正极的电压会从0V一直充到与外部电源电压相等,PMOS管停止对第一电容充电,此时电压信号输出给所述第三组合逻辑门,即经过3个反相器,对电压信号的波形整形,向第二组合逻辑门的第二输入端发送经过整形后的电压信号POR。其中,电压信号的高电平的时长取决于PMOS的尺寸以及第一电容的电容值大小。

本实施例要实现多个LED灯来回闪烁的过程,实现一次多个LED灯来回闪过程需要的LED灯闪烁周期的总个数为2N-2,即所述LED灯闪烁周期总个数为2N-2,N为LED灯的个数。第一个LED灯和最后一个LED灯闪烁一次,所述第一个LED灯和所述最后一个LED灯之间的多个LED灯闪烁两次。其中,所述LED灯闪烁周期是指一个LED灯闪烁一次的周期,表示为T;所述时钟信号的周期等于所述LED灯闪烁周期,也表示为T,如图5。

信号输出模块200对于分频模块100的分频信号进行逻辑组合的原则如下:

设所述控制电路连接N个LED灯;

第1个LED灯在时钟信号为第1个LED灯闪烁周期时进行闪烁,信号输出模块200对接收的第1个LED灯闪烁周期时的分频信号进行逻辑组合时,在第1个LED灯闪烁周期时,向第1个LED灯发送高电平信号,其它LED灯接收低电平信号。

第M(1<M<N)个LED灯在时钟信号为第M个LED灯闪烁周期进行闪烁,信号输出模块200接收第M个LED灯闪烁周期的分频信号并进行逻辑组合,在第M个LED灯闪烁周期时,向第M个LED灯发送高电平信号,其它LED灯接收低电平信号;同时考虑来回闪的对称性,第M个LED灯在时钟信号为第2N-M个LED灯闪烁周期时也要进行闪烁,即信号输出模块200将第2N-M个LED灯闪烁周期的分频信号进行逻辑组合,在第2N-M个LED灯闪烁周期时,向第M个LED灯发送高电平信号,其它LED灯接收低电平信号。

第N个LED灯在时钟信号为第N个LED灯闪烁周期时进行闪烁,信号输出模块200对输送给第N个LED灯的分频信号进行逻辑组合,使第N个LED灯闪烁周期的分频信号为高电平信号发送给第N个LED灯,其它LED灯接收低电平信号。

进一步的,分频模块100与多个信号输出模块200连接方式是根据当前LED灯闪烁周期个数向与当前LED灯连接的信号输出模块200连接,并向当前LED灯连接的信号输出模块200发送分频信号。

具体的,每个LED灯是在第几个LED灯闪烁周期进行闪烁,决定了LED灯相对应连接的信号输出模块200与分频模块100如何连接,接收分频模块100的哪一路分频信号。

示例性的,参见图2、图3、图4和图5,所述控制电路连接7个LED灯,分频模块100包括4个分频器。本实施例要实现7个LED灯来回闪烁的过程,故完成来回闪烁的整个过程的总周期为2*7-2=12个LED灯闪烁周期。其中,分频模块100包括4个分频器,分别为第一分频器ZTR1、第二分频器ZTR2、第三分频器ZTR3和第四分频器ZTR4。

第一分频器ZTR1的正输出端输出分频信号A1,第一分频器ZTR1的反输出端输出分频信号A1B。第二分频器ZTR2的正输出端输出分频信号A2,第二分频器ZTR2的反输出端输出分频信号A2B。第三分频器ZTR3的正输出端输出分频信号A3,第三分频器ZTR3的反输出端输出分频信号A3B。第四分频器ZTR4的正输出端输出分频信号A4,第四分频器ZTR4的反输出端输出分频信号A4B。分频模块100的四个分频器输出的分频信号波形请参见图5。

第1个LED灯在第1个LED灯闪烁周期时闪烁,第1个LED灯对应连接的第1个信号输出模块200的或非门的第1个端口接收时钟信号,即与时钟信号源连接,其他四个端口分别与分频器ZTR1的正输出端、分频器ZTR2的正输出端、分频器ZTR3的正输出端和分频器ZTR4的正输出端连接,分别接收分频信号A1、分频信号A2、分频信号A3和分频信号A4,即在第1个LED灯闪烁周期时,接收4个分频器的低电平的分频信号,再经过或非门逻辑运算向第1个LED灯输出高电平信号。

第2个LED灯在第2个LED灯闪烁周期时闪烁和第12个LED灯闪烁周期时闪烁,第2个LED灯对应连接的第2个信号输出模块200的第一个或非门和第二个或非门的第1个端口均接收时钟信号,即与时钟信号源连接,第一个或非门用于接收第2个LED灯闪烁周期时的分频信号,第一个或非门的其他四个端口分别与分频器ZTR1的反输出端、分频器ZTR2的正输出端、分频器ZTR3的正输出端和分频器ZTR4的正输出端连接,分别接收分频信号A1B、分频信号A2、分频信号A3和分频信号A4,即在第2个LED灯闪烁周期时,接收4个分频器的低电平的分频信号,再经过第一或非门的逻辑运算向第三或非门发送高电平信号;第二个或非门用于接收第12个LED灯闪烁周期时的分频信号,第二个或非门的其他四个端口分别与分频器ZTR1的反输出端、分频器ZTR2的反输出端、分频器ZTR3的正输出端和分频器ZTR4的反输出端连接,分别接收分频信号A1B、分频信号A2B、分频信号A3和分频信号A4B,即在第12个LED灯闪烁周期时,接收4个分频器的低电平的分频信号,再经过第二或非门的逻辑运算向第三个或非门发送高电平信号,第三个或非门对两个高电平信号进行逻辑运算输出低电平信号给反向门,反向门向第2个LED灯输出高电平信号。

同理,第3个LED灯在第3个LED灯闪烁周期时闪烁和第11个LED灯闪烁周期时闪烁,第3个LED灯对应连接的第3个信号输出模块200的第一个或非门和第二个或非门的第1个端口均接收时钟信号。第3个信号输出模块200的第一个或非门用于接收第3个LED灯闪烁周期时的分频信号,其他四个端口分别与分频器ZTR1的正输出端、分频器ZTR2的反输出端、分频器ZTR3的正输出端和分频器ZTR4的正输出端连接,接收分频信号A1、分频信号A2B、分频信号A3和分频信号A4,即在第3个LED灯闪烁周期时,接收4个分频器的低电平的分频信号,再经过第一或非门的逻辑运算向第三或非门发送高电平信号;第二个或非门用于接收第11个LED灯闪烁周期时的分频信号,第二个或非门的其他四个端口分别与分频器ZTR1的正输出端、分频器ZTR2的反输出端、分频器ZTR3的正输出端和分频器ZTR4的反输出端连接,分别接收分频信号A1、分频信号A2B、分频信号A3和分频信号A4B,即在第11个LED灯闪烁周期时,接收4个分频器的低电平的分频信号,再经过第二或非门逻辑运算向第三个或非门发送高电平信号,第三个或非门对两个高电平信号进行逻辑运算输出低电平信号给反向门,反向门向第3个LED灯输出高电平信号。

第4个LED灯在第4个LED灯闪烁周期时闪烁和第10个LED灯闪烁周期时闪烁,第4个LED灯对应连接的第4个信号输出模块200的第一个或非门和第二个或非门的第1个端口均接收时钟信号。第4个信号输出模块200的第一个或非门用于接收第4个LED灯闪烁周期时的分频信号,其他四个端口分别与分频器ZTR1的反输出端、分频器ZTR2的反输出端、分频器ZTR3的正输出端和分频器ZTR4的正输出端连接,接收分频信号A1B、分频信号A2B、分频信号A3和分频信号A4,即在第4个LED灯闪烁周期时,接收4个分频器的低电平的分频信号,再经过第一或非门的逻辑运算向第三或非门发送高电平信号;第二个或非门用于接收第10个LED灯闪烁周期时的分频信号,第二个或非门的其他四个端口分别与分频器ZTR1的反输出端、分频器ZTR2的正输出端、分频器ZTR3的正输出端和分频器ZTR4的反输出端连接,分别接收分频信号A1B、分频信号A2、分频信号A3和分频信号A4B,即在第10个LED灯闪烁周期时,接收4个分频器的低电平的分频信号,再经过第二或非门逻辑运算向第三个或非门发送高电平信号,第三个或非门对两个高电平信号进行逻辑运算输出低电平信号给反向门,反向门向第4个LED灯输出高电平信号。

第5个LED灯在第5个LED灯闪烁周期时闪烁和第9个LED灯闪烁周期时闪烁,第5个LED灯对应连接的第5个信号输出模块200的第一个或非门和第二个或非门的第1个端口均接收时钟信号。第5个信号输出模块200的第一个或非门用于接收第5个LED灯闪烁周期时的分频信号,其他四个端口分别与分频器ZTR1的正输出端、分频器ZTR2的正输出端、分频器ZTR3的反输出端和分频器ZTR4的正输出端连接,接收分频信号A1、分频信号A2、分频信号A3B和分频信号A4,即在第5个LED灯闪烁周期时,接收4个分频器的低电平的分频信号,再经过第一或非门的逻辑运算向第三或非门发送高电平信号;第二个或非门用于接收第9个LED灯闪烁周期时的分频信号,第二个或非门的其他四个端口分别与分频器ZTR1的正输出端、分频器ZTR2的正输出端、分频器ZTR3的正输出端和分频器ZTR4的反输出端连接,分别接收分频信号A1、分频信号A2、分频信号A3和分频信号A4B,即在第9个LED灯闪烁周期时,接收4个分频器的低电平的分频信号,再经过第二或非门逻辑运算向第三个或非门发送高电平信号,第三个或非门对两个高电平信号进行逻辑运算输出低电平信号给反向门,反向门向第5个LED灯输出高电平信号。

第6个LED灯在第6个LED灯闪烁周期时闪烁和第8个LED灯闪烁周期时闪烁,第6个LED灯对应连接的第6个信号输出模块200的第一个或非门和第二个或非门的第1个端口均接收时钟信号。第6个信号输出模块200的第一个或非门用于接收第6个LED灯闪烁周期时的分频信号,其他四个端口分别与分频器ZTR1的反输出端、分频器ZTR2的正输出端、分频器ZTR3的反输出端和分频器ZTR4的正输出端连接,接收分频信号A1B、分频信号A2、分频信号A3和分频信号A4,即在第6个LED灯闪烁周期时,接收4个分频器的低电平的分频信号,再经过第一或非门的逻辑运算向第三或非门发送高电平信号;第二个或非门用于接收第8个LED灯闪烁周期时的分频信号,第二个或非门的其他四个端口分别与分频器ZTR1的反输出端、分频器ZTR2的反输出端、分频器ZTR3的反输出端和分频器ZTR4的正输出端连接,分别接收分频信号A1B、分频信号A2B、分频信号A3B和分频信号A4,即在第8个LED灯闪烁周期时,接收4个分频器的低电平的分频信号,再经过第二或非门逻辑运算向第三个或非门发送高电平信号,第三个或非门对两个高电平信号进行逻辑运算输出低电平信号给反向门,反向门向第6个LED灯输出高电平信号。

第7个LED灯在第7个LED灯闪烁周期时闪烁,第7个LED灯对应连接的第7个信号输出模块200的或非门的第1个端口接收时钟信号,即与时钟信号源连接,其他四个端口分别接收分频信号A1、分频信号A2B、分频信号A3B和分频信号A4,即其他四个端口分别与分频器ZTR1的正输出端、分频器ZTR2的反输出端、分频器ZTR3的反输出端和分频器ZTR4的正输出端连接,即在在第7个LED灯闪烁周期时,接收4个分频器的低电平的分频信号,再经过或非门逻辑运算向第7个LED灯输出高电平信号。

同时,当时钟信号的周期个数大于LED灯闪烁周期总个数时,即时钟信号的周期个数为13时,多个LED灯进入第二次来回闪的过程,分频信号100要将时钟信号的周期个数为13时的分频信号波形复位到与第一个LED灯闪烁周期时的分频信号波形一样,即在时钟信号的周期个数为13时,复位模块300向分频模块100发送复位信号。即复位模块300的第一个或非门的输入端的四个端口分别与分频器ZTR1的正输出端、分频器ZTR2的正输出端、分频器ZTR3的反输出端和分频器ZTR4的反输出端连接,接收分频信号A1、分频信号A2、分频信号A3B和分频信号A4B,即在时钟信号的周期个数为13时,接收4个分频器的低电平的分频信号,再经过第一个或非门的逻辑运算向复位模块300的第二个或非门输出高电平信号,第二个或非门接收外部电网的低电平信号,将外部电网的低电平信号和第一个或非门的高电平信号进行逻辑运算输出低电平信号给反向门,反向门向分频模块100输出高电平的复位信号,分频信号100将时钟信号的周期个数为13时的分频信号波形复位到与第一个LED灯闪烁周期时的分频信号波形一样,使多个LED灯进入第二次来回闪的过程,消除闪灯电路在工作中总会在头尾两灯重复闪两次的现象,使多个LED灯来回闪更加顺畅。

可选的,第一个LED灯和最后一个LED灯对应连接的信号输出模块200包括的是与门,则第一个LED灯和最后一个LED灯对应连接的信号输出模块200接收的分频信号均为高电平信号。示例性的,第1个LED灯对应连接的信号输出模块200接收分频信号A1B、分频信号A2B、分频信号A3B和分频信号A4B,即在第1个LED灯闪烁周期时,接收4个分频器的高电平的分频信号。

可选的,当第一组合逻辑门的第二逻辑门和第三逻辑门均为与门时,则第一个LED灯和最后一个LED灯之间的LED灯对应连接的信号输出模块200接收的分频信号均为高电平信号。示例性的,第2个LED灯对应连接的信号输出模块200接收分频信号A1、分频信号A2B、分频信号A3B和分频信号A4B,即在第2个LED灯闪烁周期时,接收4个分频器的高电平的分频信号。

上述实施例中,所述多个LED灯来回闪的控制电路通过分频模块获取时钟信号源的时钟信号,对时钟信号进行分频处理得到分频信号,并根据当前LED灯闪烁周期个数向与当前LED灯连接的信号输出模块发送分频信号;多个信号输出模块与多个LED灯一一对应连接,每个信号输出模块均对分频信号进行组合逻辑运算,得到高电平信号发送给对应连接的LED灯;复位模块当时钟信号的周期个数大于LED灯闪烁周期总个数时,向分频模块发送复位信号,使分频模块对当前分频信号进行复位,实现多个LED灯来回闪,并消除闪灯电路在工作中总会在头尾两灯重复闪两次的现象,使多个LED灯来回闪更加顺畅,提高用户体验度。

实施例二

对应于实施例一中的多个LED灯来回闪的控制电路,本实施例提供了一种多个LED灯来回闪的控制方法。具体参见图6,多个LED灯来回闪的控制方法的一个实施例的实现流程示意图,详述如下:

步骤S601,分频模块获取所述时钟信号源的时钟信号,对所述时钟信号进行分频处理得到分频信号,并根据当前LED灯闪烁周期个数向与当前LED灯连接的信号输出模块发送所述分频信号。

可选的,所述LED灯闪烁周期是指一个LED灯闪烁一次的周期;所述时钟信号的周期等于所述LED灯闪烁周期。

步骤S602,每个所述信号输出模块均对所述分频信号进行组合逻辑运算,得到高电平信号发送给对应连接的LED灯。

步骤S603,当时钟信号的周期个数大于LED灯闪烁周期总个数时,所述复位模块向所述分频模块发送复位信号,使所述分频模块对当前分频信号进行复位。

其中,LED灯闪烁周期总个数是指实现一次多个LED灯来回闪过程需要的LED灯闪烁周期的总个数。

可选的,所述LED灯的个数为N,所述LED灯闪烁周期总个数为2N-2。

其中,第一个LED灯和最后一个LED灯闪烁一次,所述第一个LED灯和所述最后一个LED灯之间的多个LED灯闪烁两次。

信号输出模块200对于分频模块100的分频信号进行逻辑组合的原则如下:

设所述控制电路连接N个LED灯;

第1个LED灯在时钟信号为第1个LED灯闪烁周期时进行闪烁,信号输出模块200对接收的第1个LED灯闪烁周期时的分频信号进行逻辑组合时,在第1个LED灯闪烁周期时,向第1个LED灯发送高电平信号,其它LED灯接收低电平信号。

第M(1<M<N)个LED灯时,在时钟信号为第M个LED灯闪烁周期进行闪烁,信号输出模块200对接收的第M个LED灯闪烁周期的分频信号进行逻辑组合,在第M个LED灯闪烁周期时,向第M个LED灯发送高电平信号,其它LED灯接收低电平信号;同时考虑来回闪的对称性,第M个LED灯在时钟信号为第2N-M个LED灯闪烁周期时也要进行闪烁,即信号输出模块200将第2N-M个LED灯闪烁周期的分频信号进行逻辑组合,在第2N-M个LED灯闪烁周期时,向第M个LED灯发送高电平信号,其它LED灯接收低电平信号。

第N个LED灯在时钟信号为第N个LED灯闪烁周期时进行闪烁,信号输出模块200对输送给第N个LED灯的分频信号进行逻辑组合时,在第N个LED灯闪烁周期时,向第N个LED灯发送高电平信号,其它LED灯接收低电平信号。

示例性的,参见图7,为本实施例提供的另一种分频模块的分频信号的波形示意图,所述控制电路连接5个LED灯,即分频器为3个,LED灯闪烁周期总个数为8个。分频模块、信号输出模块和复位模块与上述实施例一中的图2、图3和图4的结构相同。

其中,第一个分频器输出分频信号A1和分频信号A1B,中间分频器输出分频信号A2和分频信号A2B,最后一个分频器输出分频信号A3和分频信号A3B。分频信号A1和分频信号A1B的时钟波形相反,即分频信号A1为高电平时,分频信号A1B为低电平,分频信号A2和分频信号A2B的时钟波形相反、分频信号A3和分频信号A3B的时钟波形相反。

第1个LED灯在第1个LED灯闪烁周期时闪烁,第1个LED灯对应连接的第1个信号输出模块接收分频信号A1、分频信号A2和分频信号A3,即在第1个LED灯闪烁周期时,接收3个分频器输出的低电平的分频信号,经过或非门逻辑运算向第1个LED灯输出高电平信号。

第2个LED灯在第2个LED灯闪烁周期时闪烁和第8个LED灯闪烁周期时闪烁,第2个LED灯对应连接的第2个信号输出模块200的第一个或非门接收分频信号A1B、分频信号A2和分频信号A3,即在第2个LED灯闪烁周期时,接收3个分频器输出的低电平的分频信号,经过第一或非门的逻辑运算向第三或非门发送高电平信号;第二个或非门接收分频信号A1B、分频信号A2B和分频信号A3B,即在第8个LED灯闪烁周期时,接收3个分频器输出的低电平的分频信号,经过第二或非门的逻辑运算向第三个或非门发送高电平信号,第三个或非门对两个高电平信号进行逻辑运算输出低电平信号给反向门,反向门向第2个LED灯输出高电平信号。

同理,第3个LED灯在第3个LED灯闪烁周期时闪烁和第7个LED灯闪烁周期时闪烁,第3个LED灯对应连接的第3个信号输出模块200的第一个或非门接收分频信号A1、分频信号A2B和分频信号A3,即在第3个LED灯闪烁周期时,接收3个分频器输出的低电平的分频信号,经过第一或非门的逻辑运算向第三或非门发送高电平信号;第二个或非门接收分频信号A1、分频信号A2B和分频信号A3B,即在第7个LED灯闪烁周期时,接收3个分频器输出的低电平的分频信号,经过第二或非门逻辑运算向第三个或非门发送高电平信号,第三个或非门对两个高电平信号进行逻辑运算输出低电平信号给反向门,反向门向第3个LED灯输出高电平信号。

第4个LED灯在第4个LED灯闪烁周期时闪烁和第6个LED灯闪烁周期时闪烁。第4个LED灯对应连接的第4个信号输出模块200的第一个或非门接收分频信号A1B、分频信号A2B和分频信号A3,即在第4个LED灯闪烁周期时,接收3个分频器输出的低电平的分频信号,经过第一或非门的逻辑运算向第三或非门发送高电平信号;第二个或非门接收分频信号A1B、分频信号A2和分频信号A3B,即在第6个LED灯闪烁周期时,接收3个分频器输出的低电平的分频信号,经过第二或非门逻辑运算向第三个或非门发送高电平信号,第三个或非门对两个高电平信号进行逻辑运算输出低电平信号给反向门,反向门向第4个LED灯输出高电平信号。

第5个LED灯在第5个LED灯闪烁周期时闪烁,第5个LED灯对应连接的第5个信号输出模块接收分频信号A1、分频信号A2和分频信号A3B,即在第5个LED灯闪烁周期时,接收3个分频器输出的低电平的分频信号,经过或非门逻辑运算向第5个LED灯输出高电平信号。

同时,当时钟信号的周期个数大于LED灯闪烁周期总个数时,即时钟信号的周期个数为9时,多个LED灯进入第二次来回闪的过程,分频信号要将时钟信号的周期个数为9时的分频信号波形复位到与第1个LED灯闪烁周期时的分频信号波形一样。复位模块接收分频信号A1、分频信号A2和分频信号A3,即在时钟信号的周期个数为9时,复位模块接收3个分频器的低电平的分频信号,在经过第一个或非门的逻辑运算向复位模块的第二个或非门输出高电平信号,第二个或非门接收外部电网的低电平信号,将外部电网的低电平信号和第一个或非门的高电平信号进行逻辑运算输出低电平信号给反向门,反向门向分频模块输出高电平的复位信号,分频信号将时钟信号的周期个数为13时的分频信号波形复位到与第1个LED灯闪烁周期时的分频信号波形一样,使多个LED灯进入第二次来回闪的过程。

当时钟信号的周期个数大于LED灯闪烁周期总个数时,向分频模块发送复位信号,使分频模块对当前分频信号进行复位,可以消除闪灯电路在工作中总会在头尾两灯重复闪两次的现象,使多个LED灯来回闪更加顺畅。

上述多个LED灯来回闪的控制方法中,分频模块获取时钟信号源的时钟信号,对时钟信号进行分频处理得到分频信号,并根据当前LED灯闪烁周期个数向与当前LED灯连接的信号输出模块发送分频信号;每个信号输出模块均对分频信号进行组合逻辑运算,得到高电平信号发送给对应连接的LED灯;复位模块当时钟信号的周期个数大于LED灯闪烁周期总个数时,向分频模块发送复位信号,使分频模块对当前分频信号进行复位,实现多个LED灯来回闪,并消除闪灯电路在工作中总会在头尾两灯重复闪两次的现象,使多个LED灯来回闪更加顺畅,提高用户体验度。

应理解,上述实施例中各步骤的序号的大小并不意味着执行顺序的先后,各过程的执行顺序应以其功能和内在逻辑确定,而不应对本发明实施例的实施过程构成任何限定。

实施例三

本发明实施例提供了一种LED灯控制装置,包括多个LED灯,还包括上述实施例一提供的任意一种所述的多个LED灯来回闪的控制电路,且具有上述多个LED灯来回闪的控制电路所具有的有益效果。

所属领域的技术人员可以清楚地了解到,为了描述的方便和简洁,仅以上述各功能单元、模块的划分进行举例说明,实际应用中,可以根据需要而将上述功能分配由不同的功能单元、模块完成,即将所述装置的内部结构划分成不同的功能单元或模块,以完成以上描述的全部或者部分功能。实施例中的各功能单元、模块可以集成在一个处理单元中,也可以是各个单元单独物理存在,也可以两个或两个以上单元集成在一个单元中,上述集成的单元既可以采用硬件的形式实现,也可以采用软件功能单元的形式实现。另外,各功能单元、模块的具体名称也只是为了便于相互区分,并不用于限制本申请的保护范围。上述系统中单元、模块的具体工作过程,可以参考前述方法实施例中的对应过程,在此不再赘述。

在上述实施例中,对各个实施例的描述都各有侧重,某个实施例中没有详述或记载的部分,可以参见其它实施例的相关描述。

本领域普通技术人员可以意识到,结合本文中所公开的实施例描述的各示例的单元及算法步骤,能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行,取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能,但是这种实现不应认为超出本发明的范围。

在本发明所提供的实施例中,应该理解到,所揭露的装置/终端设备和方法,可以通过其它的方式实现。例如,以上所描述的装置/终端设备实施例仅仅是示意性的,例如,所述模块或单元的划分,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式,例如多个单元或组件可以结合或者可以集成到另一个系统,或一些特征可以忽略,或不执行。另一点,所显示或讨论的相互之间的耦合或直接耦合或通讯连接可以是通过一些接口,装置或单元的间接耦合或通讯连接,可以是电性,机械或其它的形式。

所述作为分离部件说明的单元可以是或者也可以不是物理上分开的,作为单元显示的部件可以是或者也可以不是物理单元,即可以位于一个地方,或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

另外,在本发明各个实施例中的各功能单元可以集成在一个处理单元中,也可以是各个单元单独物理存在,也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现,也可以采用软件功能单元的形式实现。

以上所述实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围,均应包括在本发明的保护范围之内。

再多了解一些
当前第1页1 2 3 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1