逻辑控制电路的制作方法

本公开涉及一种逻辑控制电路且涉及一种用于功率放大器的逻辑控制电路。

背景技术：

功率放大器为可放大待传输的信号的无线收发器中的电路。功率放大器可通过从逻辑控制电路所接收的信号的逻辑电平而接通/断开。当功率放大器用于移动装置(例如蜂窝电话、平板电脑或笔记型电脑)时，可能需要使得功率放大器和控制电路的功率消耗相对较低。减少功率放大器的晶体管的泄漏电流可减少功率放大器的功率消耗。然而，使用相对大的电阻器(例如，1兆欧姆(m欧姆)或更大电阻器)来减少泄漏电流可增加裸片/芯片面积。

技术实现要素：

根据本公开的一方面，逻辑控制电路包含第一反相器和限压器。第一反相器连接到第一输入电压。第一反相器包含第一晶体管，所述第一晶体管具有第一端和第二端。第一晶体管的第二端连接到接地。限压器包含第二晶体管。第二晶体管具有连接到接地的栅极、连接到第一晶体管的第一端的源极和连接到第二输入电压的漏极。

根据本公开的另一方面，功率放大器模块包含逻辑控制电路和放大器电路。逻辑控制电路包含第一反相器和限压器。第一反相器连接到第一输入电压。第一反相器包含第一晶体管，所述第一晶体管具有第一端和第二端。第一晶体管的第二端连接到接地。限压器包含第二晶体管。第二晶体管具有连接到接地的栅极、连接到第一晶体管的第一端的源极和连接到第二输入电压的漏极。放大器电路被配置成从逻辑控制电路接收信号。

根据本公开的另一方面，移动装置包含壳体、安置于所述壳体内的逻辑控制电路和安置于所述壳体内的放大器电路。逻辑控制电路包含第一反相器和限压器。第一反相器连接到第一输入电压。第一反相器包含第一晶体管，所述第一晶体管具有第一端和第二端。第一晶体管的第二端连接到接地。限压器包含第二晶体管。第二晶体管具有连接到接地的栅极、连接到第一晶体管的第一端的源极和连接到第二输入电压的漏极。放大器电路被配置成从逻辑控制电路接收信号。

附图说明

图1a为说明根据本公开的一些实施例的逻辑控制电路的示意图。

图1b为说明根据本公开的一些实施例的逻辑控制电路的示意图。

图2a为说明根据本公开的一些实施例的逻辑控制电路的示意图。

图2b为说明根据本公开的一些实施例的逻辑控制电路的示意图。

图3a为说明根据本公开的一些实施例的逻辑控制电路的示意图。

图3b、图3c、图3d和图3e说明根据本公开的一些实施例的图3a中的逻辑控制电路的仿真结果。

图4为说明根据本公开的一些实施例的逻辑控制电路的示意图。

图5说明根据本公开的一些实施例的移动装置的框图。

贯穿图式及详细描述使用共同参考标号来指示相同或相似元件。根据以下结合附图作出的具体实施方式可容易地理解本公开。

具体实施方式

虽然特别参考便携式收发器来描述，但是用于偏置砷化镓(gaas)功率放大器的电路和方法(也被称作gaas偏置电路)可在其中任何需要提供偏置电流和电压的gaas装置中实施。此外，可使用集成的双极场效应晶体管(bifet)工艺或集成异质结双极晶体管(hbt)与假晶高电子迁移率晶体管(phemt)(bihemt)工艺，利用场效应晶体管的较低接通电压来制造如下描述的电路。此外，在特定实施例中，下文所描述的晶体管包含使用被称作bifet工艺的工艺所制造的双极结晶体管(被称作bjt)，其包含异质结双极结晶体管(被称作hbt)和场效应晶体管(被称作fet)或假晶高电子迁移率晶体管(被称作phemt)。

如本文中所使用，提及连接到另一晶体管或其它电路组件的栅极、源极、漏极或其它组件的晶体管或其它电路组件的栅极、源极、漏极或其它组件是指直接连接，或是指用安置于其间的另一电路组件(例如，晶体管)来连接。

图1a为说明根据本公开的一些实施例的逻辑控制电路100的示意图。逻辑控制电路100包含电压极限电路110(或限压器)和反相器120。

电压极限电路110包含晶体管t11，其具有连接到输入电压v11的漏极、连接到接地的栅极和连接到反相器120的源极。在一些实施例中，晶体管t11为耗尽模式(d-模式)phemt，且因此晶体管t11可将反相器120(例如，反相器120的晶体管t12的基极)的输入的电压限制在预定电压。举例来说，如果晶体管t11的夹断电压为约1v，那么可将反相器120的输入的电压限制在约1v。另外，电压极限电路110可被配置成将提供给反相器120的输入的电流i12限制在少于约0.1微安(μa)(例如，少于约0.095μa、少于约0.090μa或少于约0.085μa)，其可限制逻辑控制电路100的输入电流。

反相器120包含晶体管t12和晶体管t13和t14。在一些实施例中，晶体管t12和t13为bjt且晶体管t14为d-模式phemt。在一些实施例中，使设计规范而定，晶体管t12为hbt或phemt。晶体管t12具有连接到电压极限电路110的晶体管t11的源极、连接到接地的发射极和连接到晶体管t13的发射极的集电极和晶体管t14的栅极。晶体管t13具有连接到晶体管t14的源极的基极和集电极二个。在一些实施例中，晶体管t13可用作二极管。晶体管t14具有连接到电源(或输入电压)v12(或电力供应器)的漏极。

在一些实施方案中,晶体管t12可由增强型模式(e-模式)fet或phemt替换。然而，e-模式eft的噪声容限相对较低(约0.3v)，其可不利地影响反相器的功能。如图1a所展示，由于hbt的噪声容限相对较高(约1.1v)，反相器120可通过将hbt(例如，晶体管t12)用作反相器120的输入而承受相对较高量的噪声。在一些实施例中，晶体管t13和t14可充当有源负载和电流限幅器，以减少反相器120的电流i11。在一些实施例中，反相器120的电流i11为约0.7μa。在一些实施方案中,晶体管t13和t14可由较大电阻器(例如，约1m欧姆)替换。然而，这种较大电阻器可占用芯片/裸片的较大面积，这可妨碍芯片/裸片的小型化。通过使用晶体管t13和t14来替换较大电阻器，可减小芯片/裸片的总面积。

图1b为说明根据本公开的一些实施例的逻辑控制电路100'的示意图。图1b中的逻辑控制电路100'类似于图1a中的逻辑控制电路100，除图1b中的反相器120'的晶体管t15为用于图1a中的反相器120的hbtt12的位置中的e-模式phemt以外。

图2a为说明根据本公开的一些实施例的逻辑控制电路200的示意图。图2a中的逻辑控制电路200类似于图1a中的逻辑控制电路100，除逻辑控制电路200的电压极限电路210包含两个晶体管t11和t21以外。晶体管t21包含连接到输入电压v11的漏极、连接到接地的栅极和连接到晶体管t11的漏极的源极。晶体管t11的栅极连接到接地且晶体管t11的源极连接到反相器120(例如，连接到晶体管t12的基极)。相较于图1a中的电压极限电路110，使用如图2a所展示串联连接的两个晶体管可进一步限制提供给反相器120的输入的电流，其可减少反相器120的输入电流。在一些实施例中，视设计规范而定，电压极限电路210可包含串联连接的多于两个晶体管。

图2b为说明根据本公开的一些实施例的逻辑控制电路200'的示意图。图2b中的逻辑控制电路200'类似于图2a中的逻辑控制电路200，除逻辑控制电路200的反相器220进一步包含晶体管t22以外。晶体管t22的漏极连接到电源v12。晶体管t22的栅极连接到晶体管t14的栅极，晶体管t13的发射极和晶体管t12的集电极。晶体管t22的源极连接到晶体管t14的漏极。在一些实施例中，晶体管t22为d-模式phemt。相较于图2a中的反相器120，安置连接到晶体管t14的额外晶体管t22可进一步限制反相器220的电流i21(例如，限制在少于约0.5μa，例如少于约0.45μa或少于约0.4μa)，其可减少反相器220的功率消耗。

图3a为说明根据本公开的一些实施例的逻辑控制电路300的示意图。图3a中的逻辑控制电路300类似于图2a中的逻辑控制电路200，除逻辑控制电路300进一步包含连接到反相器120的反相器320以外。

在一些实施例中，反相器320具有与反相器120相同的配置。替代地，反相器320可具有与反相器120相比不同的配置。举例来说，反相器320可具有与如2b图所展示的反相器220相同的配置。反相器320包含晶体管t32、t33和t34。在一些实施例中，晶体管t32和t33为bjt且晶体管t34为d-模式phemt。在一些实施例中，视设计规范而定，晶体管t32为hbt或phemt。晶体管t32的基极连接到晶体管t12的集电极，晶体管t32的发射极连接到接地且晶体管t32的集电极连接到晶体管t33的发射极和晶体管t34的栅极且可连接到表示具有电压v02的反相器320的输出的节点。晶体管t33的基极和集电极均连接到晶体管t34的源极。晶体管t34的漏极连接到电源v12(或电力供应器)。

图3b、图3c、图3d和图3e说明根据本公开的一些实施例的图3a中的逻辑控制电路300的仿真结果。在图3b中，x轴表示施加到晶体管t21的输入电压v11的电压(v)且y轴表示反相器120的电流i31。在图3c中，x轴表示施加到晶体管t21的电压v11(v)且y轴表示反相器320的电流i32。在图3d中，x轴表示施加到晶体管t21的输入电压v11的电压(v)且y轴表示反相器120的电压vo1。在图3e中，x轴表示施加到晶体管t21的输入电压v11的电压(v)且y轴表示反相器320的电压vo2。

在输入电压v11的电压较低(例如，少于约1.1v)的情况下，晶体管t12断开且基本上无电流流动穿过晶体管t12。电流i31流动穿过晶体管t13和t14且到晶体管t32的基极以接通晶体管t32，以汲取通过晶体管t33和t34的电流i32。在这种情况下，如图3b和3c中所展示，电流i31为约630na且电流i32为约720na。来自电源v12的总电流为约1.3μa。另外，如图3d和3e中所展示，反相器120的输出电压vo1为约1.1v且反相器320的输出电压vo2为约0.3v。

在输入电压v11的电压较高(例如，多于1.1v)的情况下，晶体管t12接通且电流i31流动穿过晶体管t12、t13和t14。晶体管t32断开且基本上无电流流动穿过晶体管t32、t33和t34。在这种情况下，如图3b和3c中所展示，电流i31为约720na且电流i32为0na。来自电源v12的总电流为约0.7μa。因此，如图3b和3c中所展示，不管输入电压v11的电压电平，图3a中的二级反相器的总电流等于或小于约1.3μa(例如，在约0.7μa到约1.3μa之范围中)。另外，如图3d和3e中所展示，在输入电压v11的电压较高(例如，多于1.1v)的情况下，反相器120的输出电压vo1为约0.4v且反相器320的输出电压vo2约3.1v。

图4为说明根据本公开的一些实施例的逻辑控制电路400的示意图。图4中的逻辑控制电路400类似于图2b中的逻辑控制电路200'，除逻辑控制电路400进一步包含连接到反相器220的反相器420以外。

在一些实施例中，反相器420具有与反相器220相同的配置。替代地，反相器420可具有与反相器220相比不同的配置。举例来说，反相器420可与如图1a所展示的反相器120相同。反相器420包含晶体管t42、t43、t44和t45。在一些实施例中，晶体管t42和t43为bjt且晶体管t44和t45为d-模式phemt。在一些实施例中，视设计规范而定，晶体管t42为hbt或phemt。晶体管t42的基极连接到晶体管t12的集电极，晶体管t42的发射极连接到接地且晶体管t42的集电极连接到晶体管t43的发射极、晶体管t44的栅极和晶体管t45的栅极。晶体管t43的基极和集电极均连接到晶体管t44的源极。晶体管t44的漏极连接到晶体管t45的源极。晶体管t45的漏极连接到电源v12(或电力供应器)。相较于图3a中的逻辑控制电路，安置连接到晶体管t14和t44的额外晶体管t22和t45可进一步限制从电源v12汲取的电流(例如，限制在少于约0.5μa，例如少于约0.45μa或少于约0.4μa)，其可进一步减少逻辑控制电路400的功率消耗。

根据本公开的一些实施例，图1a中的反相器120、图1b中的反相器120'和图2b中的反相器220可实施于许多类别的逻辑电路中，例如and/nand栅极、or/nor栅极、锁存器、触发器和类似物。由于如图1a、1b和2b中所展示的反相器120、120'和/或220可使用相对较低的电流，使用如图1a、1b和2b中所展示的反相器120、120'和/或220来限定逻辑电路可减少逻辑电路的功率消耗。另外，通过使用电流限幅器(例如，图1a中的晶体管t13和t14)来替换较大电阻器，芯片/裸片的总面积可减小。

图5说明根据本公开的一些实施例的移动装置500或移动装置500的一部分的框图。在一些实施例中，移动装置500可为蜂窝电话、平板电脑、笔记型电脑和类似物移动装置500可包含具有受逻辑控制电路510控制的逻辑控制电路510和功率放大器520的收发器。功率放大器520可为gaa功率放大器。移动装置500可包含其中安置有逻辑控制电路510和功率放大器520的壳体530。在一些实施例中，逻辑控制电路510可包含图1a、图1b、图2a、图2b、图3a或图4中的逻辑控制电路100、100'、200、200'、300或400中的任一个或其一组合。举例来说，连接到功率放大器520的输入的逻辑控制电路510的输出为图1a中的晶体管t12的集电极。举例来说，连接到功率放大器520的输入的逻辑控制电路510的输出可为图1b中的晶体管t15的漏极。举例来说，连接到功率放大器520的输入的逻辑控制电路510的输出可为图3a中的晶体管t32的集电极。举例来说，连接到功率放大器520的输入的逻辑控制电路510的输出可为图4中的晶体管t42的集电极。

如上文所提到，通过将图1a、图1b、图2a、图2b、图3a或图4中的逻辑控制电路100、100'、200、200'、300或400用作功率放大器520的逻辑控制电路510，逻辑控制电路510的功率消耗和总面积可减小。

如本文所使用，除非上下文另外明确规定，否则单数术语“一(a/an)”和“所述”可包含多个提及物。

另外，有时在本文中按范围格式呈现量、比率和其它数值。应理解，此类范围格式是为了便利和简洁而使用，且应灵活地理解，不仅包含明确地指定为范围极限的数值，而且包含涵盖于所述范围内的所有个别数值或子范围，如同明确地指定每一数值和子范围一般

如本文中所使用且不另外定义，术语“基本上”、“实质上”、“大致”及“约”用于描述并考虑较小变化。当与事件或情形结合使用时，所述术语可涵盖事件或情形明确发生的情况以及事件或情形极近似于发生的情况。举例来说，当结合数值使用时，术语可涵盖小于或等于所述数值的±10％的变化范围，例如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％或小于或等于±0.05％。举例来说，如果两个数值之间的差小于或等于所述值的平均值的±10％(例如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％或小于或等于±0.05％)，那么可认为所述两个数值“基本上”相同或相等。

尽管已参考本公开的特定实施例描述并说明本公开，但这些描述和说明并不限制本公开。所属领域的技术人员可清楚地理解，可进行各种改变，且可在实施例内替代等效元件而不脱离如由所附权利要求书定义的本公开的真实精神和范围。所述图示可能未必按比例绘制。归因于制造过程中的变量等等，本公开中的艺术再现与实际设备之间可能存在区别。可存在并未特定说明的本公开的其它实施例。应将所述说明书和图式视为说明性的，而非限制性的。可做出修改，以使特定情况、材料、物质组成、方法或过程适应于本公开的目标、精神以及范围。所有此类修改意图在所附权利要求书的范围内。虽然已参考按特定次序执行的特定操作描述本文中所公开的方法，但应理解，可在不脱离本公开的教示的情况下组合、细分或重新排序这些操作以形成等效方法。因此，除非本文中特别指示，否则操作的次序和分组并非本公开的限制。