模拟输出电路的制作方法

文档序号:17816967发布日期:2019-06-05 21:50
模拟输出电路的制作方法

本申请要求2017年11月24日递交的申请号为62/590,413的美国临时案的优先权,在此合并参考上述申请案的全部内容。

技术领域

本发明一般涉及输出电路,以及更特别地,涉及一种具有可控输出级的模拟输出电路。



背景技术:

在AB类输出级中,交叉失真(crossover distortion)是与输出电流和静态电流之间的比率成比例的。因此,在交叉失真和静态电流之间存在折衷。特别地,不管输出电流是大还是小,但为了总是降低交叉失真,静态电流被设计得较大以改善性能,然而,较大的静态电流意味着大的功耗。

为了解决该问题,一种解决方案是在模拟输出电路中使用两个不同的输出级。例如,当输入信号具有较低强度(即模拟输出电路的输出电流较小)时,模拟输出电路选择其中一个输出级来产生输出信号,而当输入信号变大时(即,模拟输出电路的输出电流较大),模拟输出电路选择另一个输出级来产生输出信号。然而,设计两个输出级需要更多的芯片面积,且这两个输出级之间的切换操作会导致输出信号的毛刺(glitch)。



技术实现要素:

有鉴于此,本发明的目的之一在于提供一种模拟输出电路,以解决上述问题。

根据本发明的一些实施例,本发明提供了一种模拟输出电路,该模拟输出电路包括数字至模拟转换器(DAC)、输出级和检测器。数字至模拟转换器(DAC)用于对数字输入信号进行数字至模拟转换操作,以产生模拟信号;输出级耦接于该DAC,用于接收该模拟信号,以产生输出信号;以及,检测器耦接于该输出级,用于检测该数字输入信号的特征,并参考该数字输入信号的特征产生至少一个控制信号,以在该输出信号的过零点处调整该输出级的静态电流。

根据本发明的另一些实施例,本发明提供了一种模拟输出电路,该模拟输出电路包括延迟电路、输出级和检测器。延迟电路用于对输入信号进行延迟,以产生延迟信号;输出级耦接于该延迟电路,用于接收该延迟信号,以产生输出信号;以及,检测器耦接于该输出级,用于检测该输入信号的特征,并参考该输入信号的特征产生至少一个控制信号,以在该输出信号的过零点处调整该输出级的静态电流。

在上述技术方案中,由于输出级是在输出信号的过零点处调整的,因此,可以避免输出信号上出现毛刺。

本领域技术人员在阅读附图所示优选实施例的下述详细描述之后,可以毫无疑义地理解本发明的这些目的及其它目的。详细的描述将参考附图在下面的实施例中给出。

附图说明

通过阅读后续的详细描述以及参考附图所给的示例,可以更全面地理解本发明。

图1根据本发明一实施例示出了模拟输出电路。

图2是根据本发明第一实施例示出的输出级的示意图。

图3是根据本发明第二实施例示出的输出级的示意图。

图4根据本发明另一实施例示出了模拟输出电路。

图5示出了获取信号强度的其中一种方式。

在下面的详细描述中,为了说明的目的,阐述了许多具体细节,以便本领域技术人员能够更透彻地理解本发明实施例。然而,显而易见的是,可以在没有这些具体细节的情况下实施一个或多个实施例,不同的实施例可根据需求相结合,而并不应当仅限于附图所列举的实施例。

具体实施方式

以下描述为本发明实施的较佳实施例,其仅用来例举阐释本发明的技术特征,而并非用来限制本发明的范畴。在通篇说明书及权利要求书当中使用了某些词汇来指称特定的元件,所属领域技术人员应当理解,制造商可能会使用不同的名称来称呼同样的元件。因此,本说明书及权利要求书并不以名称的差异作为区别元件的方式,而是以元件在功能上的差异作为区别的基准。本发明中使用的术语“元件”、“系统”和“装置”可以是与计算机相关的实体,其中,该计算机可以是硬件、软件、或硬件和软件的结合。在以下描述和权利要求书当中所提及的术语“包含”和“包括”为开放式用语,故应解释成“包含,但不限定于…”的意思。此外,术语“耦接”意指间接或直接的电气连接。因此,若文中描述一个装置耦接于另一装置,则代表该装置可直接电气连接于该另一装置,或者透过其它装置或连接手段间接地电气连接至该另一装置。

其中,除非另有指示,各附图的不同附图中对应的数字和符号通常涉及相应的部分。所绘制的附图清楚地说明了实施例的相关部分且并不一定是按比例绘制。

文中所用术语“基本”或“大致”是指在可接受的范围内,本领域技术人员能够解决所要解决的技术问题,基本达到所要达到的技术效果。举例而言,“大致等于”是指在不影响结果正确性时,技术人员能够接受的与“完全等于”有一定误差的方式。

图1根据本发明一实施例示出了模拟输出电路100。如图1所示,模拟输出电路100包括延迟电路(delay circuit)110,数字至模拟转换器(digital-to-analog converter,DAC)120,输出级(output stage)130和检测器(detector)140。在一些实施例中,模拟输出电路100用于接收数字输入信号(例如,音频信号)Din,以产生输出信号Vout。在一些实施例中,模拟输出电路100可用于驱动扬声器,输出级130可以是AB类或D类输出级,具体地,本发明实施例不做限制。

在模拟输出电路100的操作中,延迟电路110接收数字输入信号Din,并对数字输入信号Din进行延迟,以产生延迟信号Din',其中,延迟电路110具有延迟量“tdelay”,如图1所示,延迟信号Din'相对于数字输入信号Din滞后一段时间“tdelay”。DAC 120对该延迟信号Din'执行数字至模拟转换操作,以产生模拟信号Vin。然后,输出级130接收模拟信号Vin,以产生输出信号Vout。与此同时,检测器140检测/分析数字输入信号Din的内容(content),以产生至少一个控制信号Vc去控制输出级130的静态电流。特别地,检测器140分析数字输入信号Din的内容,以确定数字输入信号Din的特征(characteristic)。在本实施例中,该特征可以是以下描述中涉及的信号强度(或者,也可体现为信号大小(signal magnitude),信号能量(signal energy),信号包络大小(signal envelope)等…以下实施例以信号强度为例进行描述),例如,数字输入信号Din的强度(strength),其中,数字输入信号Din(例如,音频信号,该特征可以是数字输入信号的音量)的强度可以指示音频信号的音量和/或输出级130的输出电流。在该实施例中,如果数字输入信号Din的强度变大或变小(如图1示出了变大的情形),则检测器140参考数字输入信号Din的强度或强度变化来产生控制信号Vc,以控制输出级130的静态电流。在图1所示的实施例中,数字输入信号Din的强度可由数字输入信号Din的摆幅反映,例如,在时间点t0前后,数字输入信号Din的摆幅变大,从而,说明数字输入信号Din的强度变大。图5示出了获取信号强度的其中一种方式,例如,可透过全波整流器对数字输入信号Din取绝对值,获得abs(Din),然后再取绝对值abs(Din)的峰值max[abs(Din)]便可获得信号强度Strength,Strength=max[abs(Din)],具体地,本发明实施例不做限制。在一些实施例中,可针对强度变化设置一阈值来决定是否需要产生控制信号Vc,例如,若数字输入信号Din的强度的变化量超过该阈值,则产生控制信号Vc去调整/控制(例如,调大或调小)输出级130的静态电流,而若数字输入信号Din的强度的变化量小于该阈值,则控制信号Vc不调整输出级130的静态电流或不产生控制信号Vc,具体地,本发明实施例不做限制。

在该实施例中,为了防止输出信号Vout上(尤其是输出信号Vout出现转态时)的毛刺,检测器140产生控制信号Vc,以在输出信号Vout的过零点(zero-crossing point)处调整输出级130的静态电流。特别地,由于延迟电路110位于DAC 120和输出级130的前面,因此,检测器140相较于输出级130能够提前获取数字输入信号Din的内容。从而,检测器140可以在一段时间t(如时间“tdelay”,假设检测器140分析数字输入信号Din的内容以获知其信号强度是否变化的时间与DAC 120内的延迟基本相同,但本发明并不限于此)之前预设(preset)输出级130,并精确地发送控制信号Vc(如一个或多个控制信号Vc),以在输出信号Vout的过零点处调整输出级130的静态电流。例如,如图1所示,如果检测器140检测到数字输入信号Din的强度变大,检测器140可以等待一段时间(如“tdelay”),然后发送控制信号Vc,以在输出信号Vout的过零点处增大输出级130的静态电流。由于是在过零点处增大输出级130的静态电流,因此,不但可以减少交叉失真而且还不会在输出信号Vout上产生任何毛刺。在另一种情况下,如果检测器140检测到数字输入信号Din的强度变小,则检测器140可以等待一段时间(如“tdelay”),然后发送控制信号Vc,以在输出信号Vout的过零点处减小输出级130的静态电流。由于是在过零点处减小输出级130的静态电流,因此,可以降低功耗,其中,由于输出信号Vout也会变小,所以交叉失真也不是问题。

可以通过调整输出级130的大小(size)或偏置电流(bias current)来控制输出级130的静态电流,例如,输出级130的大小(size)在后续描述中可体现为输出级130中被使能/被接通的并联路径的数量。图2是根据本发明第一实施例示出的输出级130的示意图。如图2所示,输出级130包括多个并联路径210_1-210_K,其中,并联路径210_1-210_K中的每一个包括P型晶体管MP,N型晶体管MN和两个开关SW1、SW2。应当说明的是,虽然图2中在每个并联路径中示出两个开关,但变型实现中可以仅具有一个开关或两个以上的开关,只要能使并联路径能选择性地接收模拟信号Vin(即只要能使并联路径能被选择性地接通或断开)的设计均可以,具体地,本发明实施例不做任何限制。在该实施例中,模拟信号Vin包括第一信号Vinp和第二信号Vinn,以及,并联路径210_1-210_K中的P型晶体管MP分别接收第一信号Vinp,并联路径210_1-210_K中的N型晶体管MN分别接收第二信号Vinn,以产生输出信号Vout。在该实施例中,N型晶体管MN通过一节点耦接于P型晶体管MP,以及,多个并联路径210_1-210_K中的该节点连接在一起,并产生输出信号Vout。特别地,P型晶体管MP和N型晶体管MN串联耦接在第一供给电压(例如,电源电压)和第二供给电压(例如,接地电压)之间,但本发明并不限于此。此外,根据数字输入信号Din的强度和/或输出信号Vout的强度,并联路径210_1-210_K中的每一个被选择性地使能(enable)或禁用(disable)。例如,如图1所示,如果检测器140检测到数字输入信号Din的强度变大,检测器140可产生控制信号Vc来使能更多的并联路径,例如,控制信号Vc可以接通(close)所有并联路径210_1-210_K中的开关SW1和SW2,以使能所有并联路径。由于所有并联路径210_1-210_K都被使能,这意味着每个并联路径都提供静态电流,以使输出级130的总静态电流更大。在另一种情况下,如果检测器140检测到数字输入信号Din的强度变小,则检测器140可产生控制信号Vc来禁用一些并联路径,例如,控制信号Vc可以仅接通并联路径210_1中的开关SW1和SW2,而其它并联路径210_2-210_K中的开关SW1和SW2是断开的。由于只有并联路径210_1被使能,这意味着输出级130的静态电流仅被并联路径210_1消耗,即输出级130具有较小的静态电流。

在图2中所示的一实施例中,控制信号Vc可以是离散时间信号或数字信号,以及,每个并联路径的偏置电流是固定的(即,P型晶体管MP和N型晶体管MN的偏置电压(DC电压)是固定的),但本发明并不受限于此示例实施例,凡是基于此设计思想能够根据至少一个控制信号Vc调整总静态电流(即输出级的静态电流)的输出级均应落入本申请的保护范围内。

应当说明的是,图2中所示的电路仅用于说明目的。

只要输出级130的大小(例如,被使能的并联路径数量是可调整的)能根据控制信号Vc调整,输出级130可以是其它的电路设计。例如,每个并联路径的偏置电压可以不同,即每个并联路径的静态电流可以相同或不同。

图3是根据本发明第二实施例示出的输出级130的示意图。如图3所示,输出级130包括多个并联路径310_1-310_K,其中,并联路径310_1-310_K中的每一个包括P型晶体管MP和N型晶体管MN,K可以是任何合适的正整数。在该实施例中,模拟信号Vin包括第一组信号Vinp,1至Vinp,k和第二组信号Vinn,1至Vinn,k,以及,并联路径310_1-310_K中的P型晶体管MP接收第一组信号Vinp,1至Vinp,k,并联路径310_1-310_K中的N型晶体管MN接收第二组信号Vinn,1至Vinn,k,以产生输出信号Vout,其中,K=k。此外,检测器140产生的控制信号Vc用于调整P型晶体管MP和N型晶体管MN的偏置电压(DC电压),以调整并联路径310_1-310_K的偏置电流。例如,如图1所示,如果检测器140检测到数字输入信号Din的强度变大,检测器140产生控制信号Vc去减小P型晶体管MP的偏置电压并增大N型晶体管MN的偏置电压,以增大并联路径310_1-310_K中的至少一部分的偏置电流。由于增大偏置电流意味着增大静态电流,因此,输出级130的总静态电流因并联路径310_1-310_K中的至少一部分被控制为提供更大的偏置电流/静态电流而增大。在另一种情况下,如果检测器140检测到数字输入信号Din的强度变小,则检测器140产生控制信号Vc去增大P型晶体管MP的偏置电压并减小N型晶体管MN的偏置电压,以减小并联路径310_1-310_K中的至少一部分的偏置电流。由于减小偏置电流意味着减小静态电流,因此,输出级130的总静态电流因并联路径310_1-310_K中的至少一部分被控制为提供更小的偏置电流/静态电流而减小。

应当说明的是,图3所示的电路仅用于说明目的。只要输出级130的偏置电流可以根据控制信号Vc调整,输出级130也可以通过其它的电路设计来实现,例如,输出级130可以仅具有一个并联路径,再例如,输出级130包括多个并联路径,但控制信号Vc用于控制该多个并联路径中的至少一个并联路径(例如,一个或全部等)的偏置电流。这些替代设计应属于本发明的范围。

在图3所示的一实施例中,控制信号Vc可以是连续时间信号或模拟信号,以及,输出级130的大小是固定的(即,并联路径310_1-310_K始终被使能)。

应当说明的是,图1所示的延迟电路110是可选装置,即延迟电路110可以从模拟输出电路100移除而不影响适当的功能。特别地,由于DAC 120也具有延迟,因此,图1中示出的延迟量“tdelay”可以在不使用附加延迟电路110的情况下由DAC 120提供。只要DAC 120的延迟可被获知且DAC 120的该延迟足以使检测器140在该延迟所对应的时长内确定出数字输入信号Din的强度变化并产生控制信号Vc,延迟电路110可以被移除,以节省制造成本。在该变型实施例中,检测器140确定出数字输入信号Din的强度变化的时间不大于DAC 120的延迟。

图4根据本发明另一实施例示出了模拟输出电路400。如图4所示,模拟输出电路400包括延迟电路410,输出级430和检测器440。在该实施例中,模拟输出电路400用于接收输入信号(例如,模拟信号),以产生输出信号Vout,以及,模拟输出电路400可用于驱动扬声器,输出级430可以是AB类或D类输出级。

在模拟输出电路400的操作中,延迟电路410接收输入信号Vin,以产生延迟信号Vin',以及,输出级430接收延迟信号Vin',以产生输出信号Vout。与此同时,检测器440检测输入信号Vin的内容,以产生至少一个控制信号Vc去调整输出级430的静态电流。特别地,检测器440可以分析输入信号Vin的内容,以确定输入信号Vin的特征。在该实施例中,该特征是以下描述中涉及的信号强度(或者,也可体现为信号大小(signal magnitude),信号能量(signal energy),信号包络大小(signal envelope)等…以下实施例以信号强度为例进行描述),例如,输入信号Vin的强度,其中,输入信号Vin(例如,音频信号)的强度可以表示音频信号的音量和/或输出级430的输出电流。在该实施例中,如果输入信号Vin的强度变大或变小,则检测器440参考输入信号Din的强度产生控制信号Vc,以调整输出级430的静态电流。

在该实施例中,为了防止输出信号Vout上的毛刺,检测器440产生控制信号Vc,以在输出信号Vout的过零点处调整输出级430的静态电流。特别地,由于延迟电路410位于输出级430的前面,因此,检测器440可以提前获取输入信号Vin的内容。从而,检测器440可以预设输出级430,并等待一段时间后再精确地发送控制信号Vc,以在输出信号Vout的过零点处调整输出级430的静态电流。例如,如果检测器440检测到输入信号Vin的强度变大,则检测器440可以等待一段时间然后发送控制信号Vc以在输出信号Vout的过零点处增大输出级430的静态电流。由于在过零点处增大输出级430的静态电流,因此,可以改善交叉失真,而又不会在输出信号Vout处产生任何毛刺。在另一种情况下,如果检测器440检测到输入信号Din的强度变小,则检测器440可以等待一段时间然后发送控制信号Vc以在输出信号Vout的过零点处减小输出级430的静态电流。由于在过零点处减小输出级430的静态电流,因此可以降低功耗。

输出级430可以通过图2或图3中所示的实施例来实现。

简而言之,在本发明的模拟输出电路中,根据输入/输出信号的特征(例如,强度),在输出信号的过零点处调整输出级的静态电流。因此,模拟输出电路在驱动大输出电流时不受交叉失真的影响,而在驱动小输出电流或零输出电流时可以节省大量功耗。此外,由于输出级是在输出信号的过零点处调整的,因此,还可以避免输出信号上出现毛刺。

虽然本发明已经通过示例的方式以及依据优选实施例进行了描述,但是,应当理解的是,本发明并不限于公开的实施例。相反,它旨在覆盖各种变型和类似的结构(如对于本领域技术人员将是显而易见的),例如,不同实施例中的不同特征的组合或替换。因此,所附权利要求的范围应被赋予最宽的解释,以涵盖所有的这些变型和类似的结构。

再多了解一些
当前第1页1 2 3 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1