逐次逼近寄存器模数转换器和SARADC系统的制作方法

文档序号:17816993发布日期:2019-06-05 21:50
逐次逼近寄存器模数转换器和SAR ADC系统的制作方法

本专利文献中公开的技术和实现方式涉及一种具有高分辨率和小面积的高速低功率逐次逼近寄存器(SAR)模数转换器(ADC)和SAR ADC系统以及在互补金属氧化物半导体(CMOS)图像传感器中的应用的示例



背景技术:

模数转换将模拟信号转换为数字信号以用于在数字信号处理器或微处理器中进行数字处理。不同的模数转换器设计提供不同的性能特性,包括例如运算速度、功耗、转换精度、ADC所占据的面积、噪声等。

例如,高速读出、高分辨率和低功耗是在设计CMOS图像传感器(包括CMOS图像传感器所使用的ADC)时考虑的重要参数。

存在在CMOS图像传感器中使用和研究的各种类型的ADC架构。例如,使用单斜率斜坡作为基准的单斜率(SS)ADC目前被商业化以供使用,但是难以实现高速运算和高分辨率。另外,尽管已提出了各种技术以实现SS ADC的低功耗,但是就其运算算法而言在改进功率效率方面存在许多限制。

作为另选技术,在CMOS图像传感器和其它电路中还可使用逐次逼近寄存器(SAR)ADC。SAR ADC基于能够在消耗低功率的同时执行高速运算的算法实现内部数模转换器(DAC)以生成基准信号以及一系列比较以确定所转换的结果的各个位。与SS ADC不同,SAR ADC生成基准电压以用于执行像素信号的模数转换。因此,需要在布置有各个SAR ADC的各列处安装用于生成基准电压的基准电压发生器。然而,由于基准电压发生器具有一定尺寸,所以面积由于用于SAR ADC的基准电压发生器的存在而不可避免地增加。因此,难以在具有满足像素间距的尺寸的同时将SAR ADC集成在一列中。如果减小基准电压发生器的尺寸以适合一列以满足像素间距,据报告,这种尺寸的减小导致基准电压发生器的性能和SAR ADC的总体性能的劣化。因此,减小基准电压发生器的尺寸存在限制,并且难以减小用于SAR ADC的面积。

作为另选技术,已提出了具有电容器数模转换器(C-DAC)的SAR,其中ADC内的数模转换器(DAC)是电容性的。C-DAC SAR使用先前像素信号的模数转换结果来进行当前像素信号的模数转换,这可有助于改进功率效率和运算速度。然而,在这种情况下,与现有SAR ADC的操作相比可能使用更多时钟。此外,当分辨率位增加一位时,C-DAC的面积加倍。因此,可能需要大面积以制造高分辨率ADC。



技术实现要素:

除了别的以外,本专利文献提供了C-DAC由多个列共享的SAR ADC和SAR ADC系统的设计。

在实施方式中,一种逐次逼近寄存器(SAR)模数转换器(ADC)可包括:比较电路,其联接到按照行和列布置的像素阵列以分别从第一列和第二列接收第一像素信号和第二像素信号,并且被构造为将第一像素信号和第二像素信号中的每一个与基准电压进行比较并输出比较信号;模数转换模式判定电路,其被设置为从比较电路接收比较信号并且被构造为提供基于来自比较电路的比较信号从不同的模数转换模式中判定模数转换模式的模式判定值;以及共享电路,其由第一列和第二列共享,并且被构造为基于来自比较电路的比较信号和来自模数转换模式判定电路的模式判定值来生成基准电压,共享电路将基准电压输出到比较电路。

在实施方式中,一种逐次逼近寄存器(SAR)模数转换器(ADC)系统可包括:比较电路,其联接到按照行和列布置的像素阵列以分别从第一列和第二列接收第一像素信号和第二像素信号,并且被构造为将第一像素信号和第二像素信号中的每一个与基准电压进行比较并输出比较信号;模数转换模式判定电路,其被设置为从比较电路接收比较信号并且被构造为提供基于来自比较电路的比较信号从不同的模数转换模式中判定模数转换模式的模式判定值;共享电路,其由第一列和第二列共享,并且被构造为基于来自比较电路的比较信号和来自模数转换模式判定电路的模式判定值来生成基准电压,共享电路将基准电压输出到比较电路;以及共享列选择电路,其将列选择信号提供给比较电路以启用第一列或第二列,共享列选择电路被配置为控制模数转换模式判定电路和共享电路。

附图说明

图1是示出使用传统SAR ADC的CMOS图像传感器的示例的图。

图2是示出用于促进理解所公开的技术的SAR ADC的示例的图。

图3A是示出用于促进理解所公开的技术的SAR ADC的另一示例的图。

图3B是图3A所示的SAR ADC中的行模数转换时段的时序图。

图4A是示出用于促进理解所公开的技术的SAR ADC的另一示例的图。

图4B是示出图4A所示的SAR ADC的时序图。

图5A是示出根据所公开的技术的实施方式的SAR ADC和SAR ADC系统的示例性示意图。

图5B是基于所公开的技术的SAR ADC和SAR ADC系统的时序图的示例。

图5C示出基于所公开的技术的SAR ADC和SAR ADC系统的示例性操作波形。

图6A是基于所公开的技术的图5A的共享电路的示例性配置图。

图6B示出基于所公开的技术的共享电路的LSB模数转换操作的示例。

图6C示出基于所公开的技术的共享电路的完整模数转换操作的示例。

具体实施方式

图1是示出使用一般SAR ADC的CMOS图像传感器的示例的图,以方便理解所公开的技术。

如图1所示,使用一般SAR ADC的CMOS图像传感器可包括像素阵列110、行解码器120、电压供给电路140、多个SAR ADC 150和控制电路130。像素阵列110可包括按照行和列布置的成像像素并且响应于各个成像像素处的入射光而输出来自像素的像素信号。行解码器120可针对各个行线选择像素阵列110内的像素并根据控制电路130的控制信号来控制所选像素的操作。电压供给电路140可根据控制电路130的控制信号来供应诸如电源电压VDD、公共电压VCM或接地电压VSS的电压。多个SAR ADC 150可被设置为接收来自像素阵列10的像素信号并根据控制电路130的控制信号使用来自电压供给电路140的电压执行来自像素阵列10的像素信号的模数转换。控制电路130可被设置为与行解码器120、电压供给电路140和多个SAR ADC150通信并控制行解码器120、电压供给电路140和多个SAR ADC 150的操作。

在一些实现方式中,SAR ADC 150可被设置为按照一列中的成像像素共享一个SAR ADC 150的列并行配置联接到像素阵列110的各个列。各个SAR ADC 150可包括比较器和数模转换器。参照图2至图4B,将描述SAR ADC 150的详细结构和操作。本领域中已提出并研究了如图2至图4B所示的SAR ADC的示例并在这里讨论以促进理解所公开的技术的实现方式。

图2是示出SAR ADC的示例的图。

如图2所示,SAR ADC可包括比较器210、存储电路220、SAR控制逻辑电路230和电容器DAC(C-DAC)240。比较器210可接收来自像素阵列110的像素信号VPIX和来自C-DAC 240的基准电压VDAC。比较器210比较所接收的信号(即,像素信号VPIX和基准电压VDAC)并输出比较结果值。比较结果值可从比较器210被传送到存储电路220和SAR控制逻辑电路230。存储电路220可存储来自比较器210的比较结果值并将比较结果值输出为模数转换值DPIX。SAR控制逻辑电路230可接收来自比较器210和存储电路220的比较结果值,并根据预定SAR逻辑输出控制信号。C-DAC 240可接收来自SAR控制逻辑电路230的控制信号,根据来自SAR控制逻辑电路230的控制信号生成基准电压,并将基准电压VDAC输出到比较器210。

将更详细地描述各个电路的配置和操作如下。

如所讨论的,比较器210可从像素阵列110中的对应像素接收像素信号VPIX并从C-DAC 240接收基准电压VDAC。比较器210可将像素信号VPIX与基准电压VDAC进行比较。如果像素信号VPIX大于基准电压VDAC,则比较器210可输出逻辑高(或1)作为比较结果值。如果像素信号VPIX小于基准电压VDAC,则比较器210可输出逻辑低(或0)作为比较结果值。其它实现方式也是可能的,使得当像素信号VPIX小于基准电压VDAC时比较器210输出逻辑高,并且当像素信号VPIX大于基准电压VDAC时比较器210输出逻辑低。因此,比较器210可将比较结果值0或1输出到存储电路220和SAR控制逻辑电路230。

C-DAC 240可包括基准电压发生器,基准电压发生器根据来自SAR控制逻辑电路230的控制信号而操作并生成基准电压。C-DAC 240可包括二进制加权电容器阵列或温度计电容器阵列和开关SW。在一些实现方式中,电容器阵列可包括电容值为C*2n-1至C*20的电容器,其中n指示模数转换的位格式。因此,电容器阵列中的电容通过电容C乘以2的幂而获得。

SAR ADC可通过依次接通联接到C-DAC 240的电容器的开关来生成基准电压。SAR ADC通过将逐次逼近寄存器(SAR)初始化为除了设定为“1”的MSB(最高有效位)之外所有位被设定为“0”的值来开始。因此,通过根据来自SAR控制逻辑电路230的控制信号从电容器C*2n-1到电容器C*20依次接通电容器来执行模数转换。比较器210可接收从像素阵列110中的对应像素提供的像素信号以及从C-DAC 240依次生成的基准电压,将像素信号与基准电压比较,并将比较结果值0或1输出到存储电路220和SAR控制逻辑电路230。在来自SAR控制逻辑电路230的控制信号下,基准电压可改变直至与用于模数转换的位类型变量n对应的二进制加权电压。因此,C-DAC 240可输出具有接近像素信号的值的基准电压值的基准电压。比较结果值0或1可被存储在存储电路220中,通过SAR控制逻辑电路230被传送到C-DAC 240的开关,然后在C-DAC 240的下一开关操作期间保持或维持。通过此操作,可输出基准电压VDAC的二进制加权电压值。

在将像素信号与基准电压比较的操作期间每当基准电压与像素信号的电压交叉时,比较器210可输出比较结果值1或0。例如,当基准电压与像素信号的电压交叉时,可控制C-DAC 240的开关的接通/关断操作以减小或增大基准电压,以便实现SAR操作。然后,比较结果值可被输入并存储在存储电路220中,并作为模数转换值DPIX输出。存储电路220可包括诸如置位复位(SR)锁存器的存储器。

SAR控制逻辑电路230可接收来自比较器210的比较结果值。比较结果值可被存储在存储电路220中。基于所接收的来自比较器210的比较结果值,SAR控制逻辑电路230可判定是接通还是关断联接到包括在C-DAC 240的二进制加权电容器阵列中的电容器C*2n-1至C*20的开关。

因此,SAR控制逻辑电路230可基于来自比较器210的比较结果值以及比较器210的从存储电路220依次输出的比较结果值来控制联接到电容器C*2n-1至C*20的开关的接通/关断操作。基于来自SAR控制逻辑电路230的控制信号,C-DAC 240可生成与二进制加权电压对应的基准电压。

图3A是示出SAR ADC的另一示例的图,图3B是示出行模数转换时段的时序图。提供如图3A和图3B所示的SAR ADC的示例及其时序图以促进理解所公开的技术。

如图3A所示,SAR ADC可包括比较器310、存储电路320、增量读出控制逻辑电路330和C-DAC 340。比较器310可接收来自像素阵列110的像素信号VPIX和来自C-DAC 240的基准电压VDAC,比较像素信号和基准电压VDAC,并输出比较结果值。比较结果值可从比较器310被传送到存储电路320和增量读出控制逻辑电路330。以这种方式,存储电路320可针对各个像素信号存储从比较器310接收的比较结果值,并输出所存储的比较结果值作为模数转换值。在一些实现方式中,当比较器310接收到作为在先前像素信号之后接收的后续信号的当前像素信号时,存储电路320可被配置为输出先前像素信号的模数转换值。以这种方式,先前像素信号的模数转换值可用于当前像素信号的模数转换。增量读出控制逻辑电路330可接收来自比较器310和存储电路220的比较结果值,并根据存储在增量读出控制逻辑电路330中的预设增量读出逻辑来输出控制信号。C-DAC 340可接收来自增量读出控制逻辑电路330的控制信号,根据来自增量读出控制逻辑电路330的控制信号以及从存储电路320输出的模数转换值的最高有效位(MSB)来生成基准电压,并将基准电压输出到比较器310。与图2的示例相比,从存储电路320输出的模数转换值的最高有效位(MSB)从存储电路320被传送到C-DAC 340。

图3A所示的SAR ADC可按照与图2的SAR ADC相似的方式配置和操作,但是不同之处在于包括组件以便使用先前像素信号的模数转换值。如图3A所示,增量读出控制逻辑电路330可通过将使用先前像素信号的模数转换值的逻辑添加到图2的SAR控制逻辑电路230来实现。在这种情况下,与从存储电路320输出的先前像素信号的模数转换值的MSB对应的数字码值可被输入到C-DAC 340并用于当前像素信号的模数转换。

当执行SAR模数转换操作时,在当前像素信号的模数转换中使用先前像素信号的模数转换值允许降低对MSB进行模数转换所需的功耗。此外,由于在高速运算期间不需要考虑用于通过SAR ADC的与MSB对应的C-DAC 340的电容器C*2n-1至C*2n-m生成基准电压的沉降裕度(settling margin),所以可一定程度改进运算速度。这里,“m”表示用于下一像素信号的模数转换的输出模数转换值中的MSB的数量。

然而,如下面所讨论的,运算速度的改进被模数转换速度的降低所抵消。为了使用先前像素信号的模数转换值实现SAR ADC,从增量读出控制逻辑电路330将先前像素信号的模数转换值的MSB(即,MSB信息)提供给C-DAC 340。在图3B所示的电压VRAMP的模数转换时段期间,图4B中的VRC时段(稍后将利用图4B进一步讨论)可能需要用于确定MSB信息的有效性的定时。因此,与在当前像素信号的模数转换中没有使用先前像素信号的模数转换值的SAR ADC的操作相比,时钟的数量增加,因此,模数转换速度可降低。

SAR ADC中的C-DAC 340生成用于比较像素信号的基准电压。然而,由于C-DAC 340的绝对面积,难以将SAR ADC集成(布局)在一列中以满足与像素间距对应的尺寸要求。为了克服这种问题,需要减小设置在SAR ADC中的基准电压发生器的尺寸,使得SAR ADC可被集成在一列中以满足与像素间距对应的尺寸。然而,减小基准电压发生器的尺寸导致基准电压发生器的性能的劣化,这还影响SAR ADC的总体性能。因此,对减小基准电压发生器的尺寸存在一些限制以使基准电压发生器和SAR ADC的性能劣化最小化。

为此,提出了具有图4A的结构的SAR ADC。

图4A是示出基于所公开的技术的SAR ADC的示例的图,图4B是图4A所示的SAR ADC的示例性时序图。

如图4A所示,SAR ADC可包括复用器(MUX)450、比较器410、存储电路420、增量读出控制逻辑电路430和C-DAC 440。MUX 450可连接到比较器410的输入并根据从外部控制器(未示出)(例如,定时发生器)接收的选择控制信号VCSEL(参照图4B)依次选择像素信号。与如图2至图3B所示的示例不同,图4A的示例包括MUX 450以基于选择控制信号VCSEL依次提供像素信号。比较器410可接收通过MUX450选择的像素信号VPIX和来自C-DAC 440的基准电压VDAC,比较所接收的像素信号VPIX和所接收的基准电压VDAC,并输出比较结果值。比较结果值可从比较器410被传送到存储电路420和增量读出控制逻辑电路430。存储电路420可存储来自比较器410的比较结果值,并输出比较结果值作为模数转换值。增量读出控制逻辑电路430可接收来自比较器410和存储电路420的比较结果值,并根据存储在增量读出控制逻辑电路430中的预设增量读出逻辑来输出控制信号。C-DAC 440可接收来自增量读出控制逻辑电路430的控制信号,根据来自增量读出控制逻辑电路430的控制信号和从存储电路420输出的模数转换值的MSB来生成基准电压,并将基准电压输出到比较器410。

图4A所示的SAR ADC可按照与图3A的SAR ADC相似的方式配置和操作,但与图3A的SAR ADC的不同之处在于图4A的SAR ADC包括用于依次选择像素信号的组件。

如上面所提及的,图4A的SAR ADC未针对各个列安装,而是设置在与多个列对应的面积中。在这种情况下,共享单个SAR ADC的多个列可用作间距。因此,可在维持SAR ADC的性能质量的同时执行SAR模数转换。图4A的SAR ADC的配置使得能够避免当C-DAC 440被集成为容纳在一列中以满足与窄像素间距对应的尺寸时发生的电容器阵列中的失配所导致的精度降低。

当SAR ADC占据与多个列对应的面积时,如图4A所示,MUX 450可依次提供来自像素阵列的对应列的多个像素信号以用于其模数转换。MUX 450可包括用于依次选择各个列的像素信号的开关。然而,在开关的操作(例如,开关的选择以及开关的接通或关断)期间,可能发生包括电荷注入、时钟馈通和耦合的一些不期望的结果,这导致像素信号的非线性。在这种情况下,图像传感器的图像质量可下降。

所公开的技术的实现方式提供了可解决MUX所导致的问题的SAR ADC的设计。图5A是示出根据所公开的技术的实施方式的SAR ADC和SAR ADC系统的图,图5B是图5A所示的SAR ADC和SAR ADC系统的示例性时序图,图5C示出图5A所示的SAR ADC和SAR ADC系统的示例性操作波形。

如图5A所示,根据本实施方式的SAR ADC可包括比较电路510、模数转换模式判定电路520和共享电路530。比较电路510可包括第一比较器511和第二比较器512以接收来自各个列的像素信号,将所接收的像素信号与基准电压进行比较,并输出比较信号(比较结果值)。模数转换模式判定电路520可接收从比较电路510输出的比较信号,并基于所接收的比较信号在LSB模数转换和完整模数转换之间判定模数转换模式(将稍后详细说明)。共享电路530可由多个列共享,根据来自比较电路510的比较信号和来自模数转换模式判定电路520的模式判定值来生成用于LSB模数转换或完整模数转换的基准电压,并将基准电压输出到比较电路510。比较电路510、模数转换模式判定电路520和共享电路530中的每一个的配置和操作可进一步详细讨论。

除了SAR ADC的元件(即,比较电路510、模数转换模式判定电路520和共享电路530)之外,根据本实施方式的SAR ADC系统还可包括共享列选择电路540。比较电路510可将基准电压与多个像素信号进行比较,并输出比较信号(比较结果值)。模数转换模式判定电路520可使用来自比较电路510的比较信号来判定模数转换模式。共享电路530可由多个列共享,根据来自比较电路510的比较信号和来自模数转换模式判定电路520的模式判定值来生成用于LSB模数转换或完整模数转换的基准电压,并将基准电压输出到比较电路510。共享列选择电路540可启用比较电路510的列,并控制模数转换模式判定电路520和共享电路530执行所启用的列的模数转换操作。

比较电路510可包括第一比较器511和第二比较器512,第一比较器511和第二比较器512被连接以分别从像素阵列(未示出)的第一列和第二列接收像素信号。比较电路510的第一比较器511和第二比较器512中的每一个可被连接以从共享电路530接收基准电压。第一比较器511可将第一列的像素信号与来自共享电路530的基准电压进行比较并输出第一比较信号,第二比较器512可将第二列的像素信号与来自共享电路530的基准电压进行比较并输出第二比较信号。

模数转换模式判定电路520可包括第一模数转换模式判定器521和第二模数转换模式判定器522。第一模数转换模式判定器521可基于从比较电路510提供的第一比较信号以及通过将先前列像素信号的模数转换值的MSB与当前列像素信号进行比较而获得的值来在LSB模数转换和完整模数转换之间判定模数转换模式。先前列像素信号的模数转换值的MSB可从共享电路530提供。先前列像素信号是在当前列像素信号之前提供给第一比较器511的信号。第二模数转换模式判定器522可基于从比较电路510提供的第二比较信号以及通过将先前列像素信号的模数转换值的MSB与当前列像素信号进行比较而获得的值来在LSB模数转换和完整模数转换之间判定模数转换模式。先前列像素信号的模数转换值的MSB可从共享电路530提供。先前列像素信号是在当前列像素信号之前提供给第二比较器512的信号。

共享电路530可包括共享SAR操作逻辑电路531、共享MSB存储和更新电路532、共享测距电路533、共享存储电路534和共享C-DAC 535。共享SAR操作逻辑电路531可由多个列共享,并基于比较电路510和模数转换模式判定电路520的输出值来控制LSB模数转换或完整模数转换。共享MSB存储和更新电路532可由多个列共享,存储先前列像素信号的模数转换值的MSB,通过例如将模数转换值的MSB复制到共享存储电路534来提供MSB,并根据比较电路510的比较结果值来更新MSB。共享MSB存储和更新电路532可基于来自共享SAR操作逻辑电路531的控制而操作。共享测距电路533可由多个列共享,根据共享SAR操作逻辑电路531的控制将通过将先前列像素信号的模数转换值的MSB与当前列像素信号进行比较而获得的值输出到模数转换模式判定电路520,并将用于生成用于比较操作的基准电压VDAC_WN的测距控制值输出到共享存储电路534。共享存储电路534可由多个列共享,存储从共享MSB存储和更新电路532获得的比较电路510的比较结果值,输出比较结果值作为模数转换值,并存储从共享测距电路533获得的测距控制值。共享C-DAC 535可由多个列共享,基于存储在共享存储电路534中的值来生成基准电压,并将基准电压输出到比较电路510的比较器。

将更详细地描述各个电路的配置和操作如下。

安装在第一列中或连接到第一列的第一比较器511可接收来自第一列的像素信号VPIX[COL1]和由共享C-DAC 535生成的基准电压VDAC,比较像素信号VPIX[COL1]和基准电压VDAC,并将第一比较信号输出到共享SAR操作逻辑电路531和第一模数转换模式判定器521。安装在第二列中或连接到第二列的第二比较器512可接收来自第二列的像素信号VPIX[COL2]和由共享C-DAC 535生成的基准电压VDAC,比较像素信号VPIX[COL2]和基准电压VDAC,并将第二比较信号输出到共享SAR操作逻辑电路531和第二模数转换模式判定器522。所公开的技术的实现方式提供了具有共享电路530的SAR ADC的设计,该共享电路530包括共享SAR操作逻辑电路531、共享MSB存储和更新电路532、共享测距电路533和共享存储电路534以及共享C-DAC 535。因此,通过具有共享电路530以允许多个列(例如,在如图5A所示的示例中为两个)共享C-DAC,可减小用于SAR ADC的面积。众所周知C-DAC占据较大面积,特别是当针对各个列布置C-DAC时。另外,在所公开的技术的示例中,没有像由一个比较器410通过MUX 450选择性地接收像素信号的图4A中一样通过MUX选择性地接收各个列的像素信号。因此,可避免可能由MUX 450中的开关的操作导致的非线性问题。尽管图5A所示的示例示出SAR ADC被设计为由两个列共享,但根据CMOS图像传感器的结构和形状,共享SAR ADC的列的数量可改变为例如三个或四个。

第一模数转换模式判定器521和第二模数转换模式判定器522可基于MSB信息的有效性在LSB模数转换和完整模数转换之间判定特定模数转换模式(如稍后详细讨论的)。LSB模数转换着手于使用先前列像素信号的模数转换值的MSB来进行当前列的像素信号的模数转换。完整模数转换着手于重置MSB的电压值VDAC_MSB,并对模数转换值的每一位进行模数转换而不使用先前列像素信号的模数转换值的MSB。基于第一模数转换模式判定器521和第二模数转换模式判定器522所判定的模式的操作(即,LSB模数转换和完整模数转换)可由共享SAR操作逻辑电路531实现。

第一模数转换模式判定器521和第二模数转换模式判定器522中的每一个可针对对应列存储当前列像素信号的值与先前列像素信号的模数转换值的MSB之差,并且可通过计算将操作模式判定为LSB模数转换或完整模数转换。假设C-DAC 535包括用于生成基准电压的电容器CR1至CR2(参见图6A和图6B)。如果当在特定列处电容器CR2提升时比较电路510的输出值改变,则第一模数转换模式判定器521和第二模数转换模式判定器522可判定操作模式,使得共享MSB存储和更新电路532通过经由共享SAR操作逻辑电路531将+1与MSB相加并仅对剩余LSB执行模数转换来更新先前列像素信号的模数转换值的MSB。包括在C-DAC 535中以生成基准电压的电容器的数量不限于两个,其可改变。在一些实现方式中,如果当第z电容器CRz提升时比较电路510的输出值改变,则可通过将+(z-1)与MSB相加并对剩余LSB执行LSB模数转换来更新从先前列像素信号的模数转换值复制的MSB。这里,z表示提升操作的数量。当直至电容器CRz的操作,比较电路510的输出值没有改变时,从MSB至LSB执行模数转换,而不使用从先前列像素信号的模数转换值复制的MSB。当在控制共享C-DAC 535中的电容器CRz的处理期间比较电路510的输出值改变时,可如图6B中所示执行LSB模数转换模式。否则,当在控制共享C-DAC 535中的电容器CRz的处理期间比较电路510的输出值没有改变时,可如图6C所示执行完整模数转换模式。

共享SAR操作逻辑电路531可接收来自比较电路510的比较信号,并基于根据来自模数转换模式判定电路520的模式判定值的LSB模数转换模式或完整模数转换模式来控制操作。

共享MSB存储和更新电路532可通过共享存储电路534将电压值VDAC_MSB输出到共享C-DAC 535,以便使用先前列像素信号的模数转换值的MSB对当前列像素信号进行模数转换。当VPIX[COL2]表示图5A中为模数转换选择的当前列的像素信号时,像素信号VPIX[COL1]的模数转换值可对应于先前列像素信号的模数转换值。电压值VDAC_MSB对应于MSB的数量(例如,当“x”表示从先前列像素信号的模数转换值选择的MSB的数量时,“x”)。此外,先前列像素信号的模数转换值的MSB可能需要更新,以便使用这些MSB来对当前列像素信号的值进行模数转换。可在图5C的VRC时段中确定更新需要,其中在先前列像素信号的模数转换值的MSB被复制并与当前列像素信号的值进行比较之后确定先前列像素信号的模数转换值的MSB的有效性。在一些实现方式中,当复制的MSB是作为4位MSB的“0011”时,该4位MSB可被更新为通过与1或2相加而获得的值,即,“0011+0001”或“0011+0010”。

共享测距电路533可复制先前列像素信号的模数转换值的MSB,将复制的MSB与当前列像素信号的值进行比较,并将比较结果值输出到模数转换模式判定电路520。此外,共享测距电路533可在共享存储电路534中存储用于生成用于比较操作的基准电压VDAC_WN的测距控制值,使得根据测距控制值来控制图6A至图6C的共享C-DAC 535的电容器CR1和CR2,从而生成用于对应比较操作的基准电压VDAC_WN。

共享存储电路534可存储比较电路510的比较结果值并输出比较结果值作为模数转换值,并且用于生成用于模数转换的基准电压的共享C-DAC 535的二进制电容器阵列可根据存储在共享存储电路534中的值(例如,MSB、LSB和测距控制值)来被控制。

共享C-DAC 535可根据存储在共享存储电路534中的值来生成像素信号的模数转换所需的基准电压,并且包括二进制电容器阵列。如图6A所示,共享C-DAC 535可包括电容器Cn-1至C0、电容器CR1和CR2以及一个开关SWUPDATE。当开关SWUPDATE接通时,更新电压可被施加到电容器以重置电荷。

共享列选择电路540可连接到比较电路510并分别向比较电路510中的比较器511和512提供选择控制信号VCSEL[1]和VCSEL[2]。共享列选择电路540可根据选择控制信号VCSEL来启用各个列的比较器以执行模数转换,并且控制模数转换模式判定电路520和共享电路530执行对应比较器的模数转换操作。由于多个比较器的输入端子保持各个列的像素信号的值,所以利用选择控制信号VCSEL[1]或VCSEL[2]启用比较器的操作可具有与启用对应列的像素信号的电压值的操作相同的效果。

接下来,将与如图4B所示利用先前列像素信号的MSB信息的定时相比讨论根据本实施方式的如图5B所示的定时。图5B和图4B示出信号VCLK、VCSEL、VMCU、VRC、VSLB和VFC的定时。在图5B和图4B中,VCLK表示系统的主时钟。VCSEL表示当使用一个ADC来进行多个列的像素信号的模数转换时用于选择多个列当中的特定列的控制信号。通过选择操作,当像素阵列中存在总共“n”列时,可从一列至“n”列依次选择多个列。此外,VMCU表示先前列像素信号的模数转换值的MSB被更新以用于对当前选择的像素信号进行模数转换的定时。此时,共享C-DAC 535可生成与先前列像素信号的模数转换值的MSB对应的值作为基准电压。此外,VRC表示当使用MSB时检查先前列像素信号的模数转换值的MSB的有效性的定时。例如,当当前列像素信号的值高于与先前列像素信号的MSB信息对应的电压值VDAC_MSB时,比较器可输出值1。当在电容器CRn的预定操作时段期间将VDAC_WN(CRn)与基准电压相加,使得满足关系VPIX-VDAC_MSB-VDAC_WN(CRn)<0时,比较器的输出值变为0,因此,可执行LSB模数转换模式。另一方面,当当前列像素信号的值低于与先前列像素信号的MSB信息对应的VDAC_MSB时,比较器可输出值0。此时,当在电容器CRn的操作时段期间将VDAC_WN(CRn)与基准电压相加,使得满足关系VPIX-VDAC_MSB-VDAC_WN(CRn)>0时,比较器的输出值变为1,因此,可执行完整模数转换模式。图4B示出在各个列的模数转换期间(当VCSEL为接通时)在定时VRC中时钟的数量增加。然而,图5B示出在所有列被选择的时段ALL CSEL中定时VRC接通,因此,与图4B相比时钟的数量减少。在图4B中,可能针对各个列在定时VRC中需要时钟。然而,在图5B中,可能在针对共享如图5A所示的共享电路530的所有列的定时VALLCSEL中需要时钟,因此,当“a”表示共享如图5A所示的共享电路530的比较器或列的数量时,时钟的数量可按照1/at的比例因子减少。VRC时段中的结果值可被存储在模数转换模式判定电路520中并在时段VMCU中使用。此外,VRC时段中的结果值可在共享列选择电路540选择各个列的比较器之后模数转换模式判定电路520判定模数转换模式时使用。

参照图5C,将描述4位SAR ADC的操作如下。在如图5C所示的操作的描述中,假设从先前列像素信号的模数转换值提供两位。在一些实现方式中,用于来自第一列的像素信号的模数转换的MSB可被确定为具有与完整基准的公共电压VCM的值对应的值或者先前行的像素信号码值。完整基准指示具有基准电压的最大值至最小值之间的范围的基准电压。对于此操作,共享列当中的第一列的MSB信息可被存储在图6A至图6C所示的共享MSB存储和更新电路532的RM[n]中,第一列的下一列的MSB信息可被存储在图6A至图6C所示的共享MSB存储和更新电路532的CM[n]中。模数转换模式判定电路520可基于在定时时段VRC期间生成的信息针对各个列更新MSB信息。图5C示出使用先前行的共享列当中的第一列VPIX[1,1]的2-MSB值,并且当前行的列VPIX[2,1]、VPIX[2,2]和VPIX[2,3]的2-MSB值使用第一列VPIX[1,1]的2-MSB值来经受模数转换。这里,括号中的数字可指示[行,列]。此外,在VRC时段期间,可使用电容器CR1和CR2。在一些实现方式中,可根据1MSB步长(即,剩余LSB之和)来判定电容器CR的大小。在第一1行操作期间,可在时段ALL SCELL中进行时段VMCU和VRC。在时段VMCU中,可从第一列VPIX[1,1]复制2-MSB位信息。因此,2-MSB位信息可从图6A至图6C中的共享存储电路534的RM[n]传送至共享C-DAC 535,以便生成与2-MSB位信息对应的电压值VDAC_MSB。然后,在VRC时段中,可通过共享C-DAC 535依次控制电容器CR以生成基准电压VDAC_WN,以便确定信息VDAC_MSB的有效性。关于操作模式和MSB信息的更新的信息可被存储在各个列的第一模数转换模式判定器521和第二模数转换模式判定器522中。这里,VCOMP表示比较器的操作定时,VCDAC表示电容器的控制定时。在列VPIX[2,1]的情况下,在联接到电容器CR1的开关的操作期间比较器的输出值改变,这指示从先前列像素信号值复制的MSB信息是有效的并且当前列像素信号的值可通过剩余LSB信息来进行模数转换。因此,可执行LSB模数转换模式。在列VPIX[2,2]的情况下,可执行LSB模数转换模式,但是MSB信息“+1”可被更新为2-MSB信息。此外,在列VPIX[2,3]的情况下,在VRC时段中比较器的输出值没有改变,这指示MSB信息不是有效的。因此,可执行完整模数转换模式。

图6A是图5A所示的共享电路530的示意性配置图的示例,图6B示出共享电路的LSB模数转换操作的示例,图6C示出共享电路的完整模数转换操作的示例。图6B示出从共享MSB存储和更新电路532提供MSB信息(参见从共享MSB存储和更新电路532到共享存储电路534的黑色线条)以用于LSB模数转换。图6B示出从来自共享SAR操作逻辑电路531的信息提供与MSB对应的比较值以用于完整模数转换(参见从共享SAR操作逻辑电路到共享存储电路534的黑色线条)。

作为用于控制模数转换操作的控制器,共享SAR操作逻辑电路531可基于根据模数转换模式判定电路520的输出值的LSB模数转换模式或完整模数转换模式来控制操作。

共享MSB存储和更新电路532的共享MSB存储电路可存储先前列像素信号的模数转换值的MSB信息。为了进行当前像素信号的模数转换,可从共享MSB存储和更新电路532将先前列像素信号的模数转换值的MSB提供或复制到共享存储电路534,使得共享C-DAC 535生成与先前列像素信号的模数转换值的MSB对应的基准电压。共享MSB存储和更新电路532的共享MSB更新电路可在定时时段VRC中通过共享C-DAC 535的电容器CR1和CR2的操作根据比较电路510的比较结果值来更新MSB信息(MSB),比较结果值被存储在各个列的第一模数转换模式判定器521和第二模数转换模式判定器522中。在一些实现方式中,当共享测距电路533被操作时,第一模数转换模式判定器521和第二模数转换模式判定器522可通过电容器CR1和CR2的操作定时以及比较电路510的比较结果值来识别的结果。VDAC_MSB表示与先前列的MSB对应的基准电压电平,VDAC_WN表示与LSB对应的基准电压电平。根据结果值,输入信号可通过共享SAR操作逻辑电路531被施加到共享MSB存储和更新电路532的共享MSB更新电路。

共享测距电路533可在定时时段VRC中操作,并且可通过共享存储电路534从电容器CR1依次选择共享C-DAC 535的电容器。在这种情况下,共享C-DAC 535可依次生成对应电压值VDAC_WN。比较电路510可将当前列像素信号与通过电容器CR生成的(先前列像素信号的VDAC_MSB±VDAC_WN)进行比较,并将比较结果值输出到模数转换模式判定电路520。然后,模数转换模式判定电路520可确定先前列像素信号的VDAC_MSB是否有效,并判定是否使用先前列像素信号的VDAC_MSB执行模数转换(即,LSB模数转换模式)或者是否在不使用先前列像素信号的VDAC_MSB的情况下执行SAR操作(即,完整模数转换模式)。确定结果值可被输入到共享SAR操作逻辑电路531以控制共享存储电路534。共享测距电路533可通过逐个地提升电容器阵列的电容器CR1至CRn来确定各个列的像素信号的位置,并且定时时段VRC可指示所有列的ADC同时操作的时段。在本实施方式中,与图4B的定时不同,可通过如图5B所示共享定时时段VRC减少绝对时钟的数量。

共享存储电路534可存储比较电路510的比较结果值并输出比较结果值作为模数转换值。根据存储在其中的比较值,共享存储电路534可设定共享C-DAC 535的电容器的电压电平。在一些实现方式中,共享存储电路534可包括用于存储MSB的锁存器、用于存储LSB的锁存器以及用于存储测距控制值的锁存器。

共享C-DAC 535可包括二进制加权电容器阵列,该二进制加权电容器阵列包括电容器Cn-1(C*2n-1)至Cn-m(C*20)。共享C-DAC 535可另外包括电容器CR1和CR2的电容器阵列以在先前列像素信号的模数转换值的MSB被复制并与当前列像素信号的值进行比较的定时时段VRC中生成电压VDAC_WN,以便确定MSB的有效性。此外,共享C-DAC 535可包括用于重置电荷的开关SWUPDATE。这里,“n”可表示模数转换位格式,“m”可对应于“n-1”。此时,电容器CR1和CR2的数量可根据定时VRC处的操作的数量而增加。即使先前列像素信号和当前列像素信号彼此接近,当仅复制并使用先前列像素信号的模数转换值的MSB时,在定时VRC也可能发生与MSB对应的电压VDAC_MSB与当前列的像素信号电压值之间的差异。可能看起来就像差异超过除MSB之外的剩余LSB的最大值一样。在当前列像素信号的模数转换期间先前列像素信号的模数转换值的MSB用作当前列像素信号的模数转换值的MSB并且通过SAR操作确定剩余LSB的配置中,可能看起来就像在定时VRC在有效性检查操作期间先前列像素信号的模数转换值的MSB不是有效的一样。因此,有效性检查范围可扩展,使得电压生成的数量和大小可基于电容器CR的大小和数量。在一些实现方式中,电容器CR的大小可被判定为对应于1MSB步长(即,剩余LSB的总数),或者被选择性地设定为超过1MSB步长。

根据本实施方式,C-DAC可由多个列(例如,两个或三个列)共享。多个列之间共享C-DAC的结构不同于SAR ADC针对一个比较器包括一个C-DAC的结构。因此,SAR ADC的面积问题可最小化,并且功率效率和运算速度可改进。

此外,所公开的技术使得能够使先前列像素信号的模数转换值用于对当前列像素信号进行模数转换时生成的时钟的数量的增加最小化。

此外,可容易地实现高分辨率ADC。

尽管出于例示性目的描述了所公开的技术的各种实施方式,但是对于本领域技术人员而言将显而易见的是,可基于所公开和示出的内容进行各种改变和修改。

相关申请的交叉引用

本专利文献要求2017年11月29日提交的韩国专利申请No.10-2017-0161990的优先权和权益,其整体通过引用并入本文。

再多了解一些
当前第1页1 2 3 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1