用于半桥电路门极保护的两极钳位电路及其应用的制作方法

本实用新型涉及一电路驱动领域，特别涉及一用于半桥电路门极保护的两极钳位电路及其应用，所述两极钳位电路的设置用于增加门极的抗dvdt干扰能力，减轻寄生米勒电容引起的寄生导通效应，保护门极工作在安全范围以内。

背景技术：

半桥电路，包括驱动各个下部晶体管和上部晶体管的低端驱动模块和高端驱动模块，每个驱动模块都是电荷俘获电路，其中低端驱动模块用寄生米勒电容性负载上的电荷驱动低端晶体管，以及高端驱动模块在被高压源驱动时交替地重新充电该寄生米勒电容性负载。

然而晶体管，比如IGBT和SIC MOSFET，在开关时普遍会遇到一个问题：寄生米勒电容引起的米勒效应。米勒效应在单电源门极驱动中的影响是十分明显的，基于晶体管上门极和集电极之间的耦合，在晶体管关断期间会产生一个很大的瞬态dv/dt，而该瞬态变化会引起另一个晶体管门极间电压发生变化，而被影响。换言之，即晶体管在关断的时候门极电压为某一固定值，容易受到其他管子开关时dv/dt的影响。

图1是传统的半桥电路的电路拓扑图：

其中S1为开关管，Q1和Q2为MOS管，R1为电阻，CRSSQ2为Q2寄生的寄生米勒电容，第一MOS管Q1的源极和第二MOS管的漏极串联。

当Q1开通,Q1两端的电压降低到0V，此时会产生变化的dv/dt，此时的dvdt 将通过Q2自身寄生的寄生米勒电容CRSSQ2传到A点，图中实线箭头方向为dv/dt 在CRSSQ2上产生电流的方向，由于电阻R1的存在，此时A点电压如图2所示达到VEE1，当超过Q2的门极驱动门限阈值时，Q2将发生寄生导通，导致系统出现故障。

相类似地，当Q1关断时,此时产生的dv/dt将通过Q2自身寄生的寄生米勒电容CRSSQ2传到A点，图中虚线箭头方向为dv/dt在CRSSQ2上产生电流方向，由于电阻R1的存在A点电压如下图2达到VEE2，当VEE2超过Q2门极最低承受电压时，Q2将出现失效，导致系统出现故障。

现有技术解决米勒效应的方法主要有：改变门极电阻，在晶体管的门极和射极之间增加寄生米勒电容，采用负压驱动，还有最简单有效的门极钳位技术。目前最简单有效的门极钳位技术是通过使门极与射极短路的方式来抑制寄生米勒电容导致的意想不到的开通，具体的方法是通过在门极和射极之间增加三极管来实现，当VGE电压达到某个值时，门极和射极之间的三极管将触发工作，这样流经寄生米勒电容的电流将通过三极管电路而不至于流向晶体管的门极。然而，这种门极钳位技术对于电路设计来说依旧是复杂的，并且其钳位的效果受三极管电路的影响大，而导致其实际抑制效果并不能满足所有的半桥电路。

技术实现要素：

本实用新型的目的在于提供一用于半桥电路门极保护的两极钳位电路及其应用，即本实用新型提供一用于半桥电路门极保护的两极钳位电路，该两极钳位电路应用于传统的半桥电路当中，以抑制由于寄生米勒电容效应引起的晶体管误导通现象，解决晶体管瞬态dv/dt可能使系统失效的问题，增加门极抗dvdt 干扰能力，保护门极工作在安全范围以内，降低晶体管的开关损耗，延长晶体管的使用寿命，该两极钳位电路的应用可以使器件性能得到充分利用，可提高系统的开关频率，降低整个系统体积，提供功率密度，降低成本。

为了实现以上的实用新型目的，本实用新型提供一用于半桥电路门极保护的两极钳位电路，包括第一电压型驱动晶体管Q1，第二电压式驱动晶体管Q2, 其中所述第二电压式驱动晶体管Q2内有一寄生米勒电容CRSSQ1，所述寄生米勒电容CRSSQ2的一端连接于所述第二电压型驱动晶体管Q2的集极，另一端连接于所述第二电压型驱动晶体管Q2的门极，形成第一并联体，所述第二电压型驱动晶体管Q2的漏极与所述第一电压型驱动晶体管Q1的源极串联连接，所述第二电压型驱动晶体管Q2的漏极连接低电平，所述第一电压型驱动晶体管Q1的漏极接高电压，包括：

第一开关管S1，第二开关管S2，第三开关管S3以及第一电阻R1，

其中所述第一开关管S1串联连接所述第一电阻R1后和第二开关管S2并联连接，形成第二并联件，所述第二并联件一端连接负电平VEE,另一端串联连接所述第一并联件，所述第三开关管S3的一端也与所述第一并联件串联，另一端接地。

在一些实施例中，所述第一电压型驱动晶体管Q1和所述第二电压型驱动晶体管Q2的选择包括但不限于IGBT管以及MOS管。

在一些实施例中，所述开关管(S1/S2/S3)的选择包括但不限于mosfet以及三极管。

在一些实施例中，所述负电平VEE大于所述第二电压型驱动晶体管Q2的门极承受负压，小于0V。

在一些实施例中，在所述第一电压型驱动晶体管Q1开通时，所述第二电压型驱动晶体管Q2关断时，开通第二开关管。

在一些实施例中，在所述第一电压型驱动晶体管Q1开通时，所述第二电压型驱动晶体管Q2关断时，关断第一开关管S1以及第二开关管S2，开通第三开关管S3。

在一些实施例中，所述第一电压型驱动晶体管Q1，第二电压式驱动晶体管 Q2为N沟道耗尽型MOS管。

附图说明

图1是传统的半桥电路的电路拓扑结构图。

图2是对应于图1的所述半桥电路中晶体管的信号电压变化示意图。

图3是根据本实用新型的一实施例的用于半桥电路门极保护的两极钳位电路的电路拓扑结构图。

图4是对应于图3的所述两极钳位电路中的晶体管的信号电压变化示意图。

图5是传统的半桥电路在没有钳位情况下的波形图。

图6A到图6C是根据本实用新型的所述用于半桥电路门极保护的两极钳位电路的应用图。

图中：第一开关管S1,第二开关管S2以及第三开关管S3，第一电压型驱动晶体管Q1和第二电压型驱动晶体管Q2，R1为第一电阻，CRSSQ2为Q2的寄生米勒电容。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员所获得的所有其他实施例，都属于本实用新型保护的范围。

本领域技术人员应理解的是，在本实用新型的揭露中，术语“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系是基于附图所示的方位或位置关系，其仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此上述术语不能理解为对本实用新型的限制。

可以理解的是，术语“一”应理解为“至少一”或“一个或多个”，即在一个实施例中，一个元件的数量可以为一个，而在另外的实施例中，该元件的数量可以为多个，术语“一”不能理解为对数量的限制。

具体而言，本实用新型的用于半桥电路门极保护的两极钳位电路在现有的半桥电路上增加了2个开关管S2,S3做门极钳位。

MOS管又称为场效应管(FET),是MOSFET管的简称，作用是把输入电压的变化转化为输出电流的变化，FET的增益等于它的跨导，定义为输出电流的变化和输入电压变化之比，其引出漏极、门极和源极。

IGBT,绝缘栅双极型晶体管，是由BJT(双极型三极管)和MOS(绝缘栅型场效应管)组成的复合全控型电压驱动式功率半导体器件,兼有MOSFET的高输入阻抗和GTR的低导通压降两方面的优点，IGBT在结构上是NPN行MOSFET增加一个 P结，即NPNP结构，在原理上是MOS推动的P型BJT，分别引出门极，发射极和集电极。

IGBT和MOS是全控器件，是电压型驱动，即通过控制栅极电压来开通或关断器件，在本实用新型的实施例中统称为电压型驱动晶体管。MOS管的源极对应 IGBT管的发射极，MOS管的源极对应IGBT管的集电极。

三极管又称为晶体三极管，是半导体基本器件之一，具有电流放大作用，是电子电路的核心元件。三极管是在一块半导体基片上制作两个相距很近的PN 结，两个PN结把正块半导体分为三部分，中间部分是基区，两侧部分是发射区和集电区，排列方式有PNP和NPN两种，从三个区引出相应的电极，分别为基极、射极和集极。

开关管，开关三极管的外形与普通三极管外形相同，它工作于截止区和饱和区，相当于电路的切断和导通。由于它具有完成断路和接通的作用，被广泛应用于各种开关电路中。

如图3中所示的电路拓扑图，其中S1～S3为开关管，分别定义为第一开关管S1,第二开关管S2以及第三开关管S3，Q1，Q2为电压型驱动晶体管，包括但不限于IGBT，Sic mosfet，分别定义为第一电压型驱动晶体管Q1和第二电压型驱动晶体管Q2，R1为第一电阻，CRSSQ2为Q2的寄生米勒电容。

在图3的实施例中，选择Q1和Q2均为MOS管进行说明。即在本实施中为第一MOS管Q1和第二MOS管Q2，如图所示，第一MOS管Q1的漏极接高电压，第一MOS管Q1的源极和第二MOS管Q2的漏极串联连接，所述第二MOS管Q2的源极接低电压。所述第一电压型驱动晶体管Q1，第二电压式驱动晶体管Q2为N 沟道耗尽型MOS管。

寄生米勒电容CRSSQ2并联连接于所述第二MOS管Q2，形成第一并联件，具体而言，所述寄生米勒电容CRSSQ2的一端连接于所述第二MOS管Q2的集极，另一端连接于所述第二MOS管Q2的门极。

第一开关管S1与第一电阻R1串联后和第二开关管S2并联连接，形成第二并联件，所述第二并联件一端连接电压VEE,另一端串联连接所述第一并联件， VEE为负压。

另外，第三开关管S3的一端也与所述第一并联件串联，另一端接地，即连接OV。即，所述寄生米勒电容CRSSQ2和所述第二MOS管Q2并联后与所述第三开关管S3串联，所述第三开关管S3的一端连接于所述第二MOS管Q2的门极端，所述第三开关管S3的另一端接地，即接OV。

此时，相当于所述第二并联体和所述第三开关管S3连接于所述第一并联体的一侧形成两条电学通路，一条通路连接电压VEE,一条通路接地，以形成两极钳位电路对半桥电路的门极进行保护。

在本实用新型的另外实施例中，所述第一MOS管Q1可被选择为第一IGBT 管Q1，所述第二MOS管Q2也可被选择为第二IGBT管Q2，甚至可以选择MOS管和IGBT管的组合。

根据本实用新型的提供的两极钳位电路，如图4所示，当所述第一电压型驱动晶体管Q1开通时，所述第二电压型驱动晶体管Q2关断时，所述第一电压型驱动晶体管Q1两端的电压降低到0V，此时会产生瞬间变化的dv/dt，此时的 dvdt将通过Q2自身寄生的寄生米勒电容CRSSQ2传到A点，图中实线箭头方向为dv/dt在CRSSQ2上产生电流的方向，此时第二开关管S2开通，电流经S2到 VEE，S2导通后，A点电压即等于VEE，VEE由电源产生，是一个稳定的电压，通过控制VEE电压的大小，保证A点处电压不超过第二电压型驱动晶体管Q2的门极驱动门限阈值，即保证Q2不会开通。

当所述第一电压型驱动晶体管Q1关断通时，所述第二电压型驱动晶体管Q2 关断时，此时产生的dv/dt将通过Q2自身寄生的寄生米勒电容CRSSQ2传到A 点，图中虚线箭头方向为dv/dt在CRSSQ2上产生电流方向，此时关断第一开关管S1以及第二开关管S2，开通第三开关管S3，电流流经S3到0V，A点电压即等于0V，保证Q2门极电压处于0V，可以保证Q2处于关断状态，而0V的电压也不会导致Q2失效。

特别值得一提的是，所述负电压VEE大于所述第二电压型驱动晶体管Q2的门极承受负压，小于0V。

如图5所示，图中CH1为第一电压型驱动晶体管Q1的门极波形，CH2是第一电压型驱动晶体管Q1的漏极的电流波形，CH2是第一电压型驱动晶体管Q1的门极的电流波形，CH4为第二电压型驱动晶体管Q2的门极波形，由图可知，CH4 通道的上下都凸出，即对应电路受到了损耗。而本实用新型提供的两极钳位电路可很好地抑制如图5所示的波形情况。

本实用新型提供的用于半桥电路门极保护的两极钳位电路可被应用于多种电路中，如图6所示，可将该两极钳位电路应用于两电平电路,T型电平电路以及I型三电平电路中，而提高电平电路的使用稳定性，从而提高系统的开关频率，降低整个系统体积，提供功率密度，降低成本。

本实用新型不局限于上述最佳实施方式，任何人在本实用新型的启示下都可得出其他各种形式的产品，但不论在其形状或结构上作任何变化，凡是具有与本申请相同或相近似的技术方案，均落在本实用新型的保护范围之内。