基于交错∑Δ调制器的SDR发射机的制作方法

相关申请的交叉引用

本申请要求2017年11月30日提交的u.s.s.n.15/828,106的优先权和权益，通过引用将其并入本文。

本文总体上涉及rf(射频)传输的信号调制，特别是涉及基于δ-∑调制器的软件定义rf发射机(sdr发射机)。本说明书中引用的所有出版物(包括但不限于专利和专利申请)通过引用并入本文，如同在此完全阐述一样。

对于非专利文献的引用

以下参考文献结合到本申请中。

j.c.scheytt,p.ostrovskyy,h.gustat，“rfbandpassdelta-sigmamodulatorsforhighlyefficientclass-stransmittersinsigebicmostechnology(sigebicmos技术中高效率s类发射机的rf带通δ-σ调制器)”，ieee无线信息技术和系统国际会议，2010年，第1-4页。

pham，jennifer，“time-interleavedδσ-dacforbroadbandwirelessapplications(宽带无线应用的时间交错δσ-dac)”，硕士论文，2007年，多伦多大学电气与计算机工程，第1-146页。

l.ye等人，“adigitallymodulated2.4ghzwlantransmitterwithintegratedphasepathanddynamicloadmodulationin65nmcmos(65nmcmos具有集成相位路径和动态负载调制的数字调制2.4ghzwlan发射机)”，ieeeisscc，2013年，第330-331页。

p.a.j.nuyts,p.reynaert,w.dehaene，“afullydigitalpwmbased1to3ghzmultistandardtransmitterin40nmcmos(40nmcmos中基于全数字pwm的1至3ghz多标准发射机)”，ieeerfic，2013年，第419-422页。

a.arriagada,h.-y.m.pan,jonmeiyan,d.f.kimball,l.e.larson，“awidebandhighdynamicrangefrequencyhoppingtransceiverforthejointtacticalradiosystem(一种用于联合战术无线电系统的宽带高动态范围跳频收发器)”，ieee军事通信会议，2010年，第2009-2013页。

w,li,k.k.m.cheng，“asingleinductorapproachtothedesignoflow-voltagecmosmb-ofdmuwbfrequencysynthesizer(低压cmosmb-ofdmuwb频率合成器设计的单电感方法)”，ieeeims，2012年，第1-3页。

galton,ian，“whydynamic-element-matchingdacswork”,ieeetransactionsoncircuitsandsystems(为什么动态元件匹配dac有效)”，ieee电路和系统汇刊，2010年2月，第57卷，第2页，第69-74页。

背景技术：

发射机是无线电不可缺少的组成部分，已用于蜂窝电话、室内无线局域网(lan)和无线控制器。由于新兴的多模式和多频带应用，具有宽带覆盖率的发射机变得必要。许多应用需要发射机在频带之间快速切换，这对发射机解决方案提出了重大挑战。

各种宽带发射机是已知的。然而，其中一些包括基于本地振荡器(lo)发射机。基于lo的发射机的切换时间通常由在频率合成器的环路带宽的支配下的lo信道切换时间来确定，其通常在1mhz左右。因此，可实现的信道切换时间是若干微秒，这对于在灵活的无线电应用中使用来说是太长的时间。

另外，还使用了基于全数字脉宽调制(pwm)的多标准发射机。然而，此pwm发射机遭受高失真，且信道切换时间仍由载波频率处的lo确定。作为多模式、多频带发射机演进的一部分，直接数字合成器(dds)已经被用作lo源以提高切换速度，但是它们消耗大量功率并且可能不能以低杂散提供非常高的频率lo。利用快速频带切换获得宽带覆盖率的另一方法是使用单边带混频器来使用公共锁相环(pll)生成具有不同中心频率的多个lo，其信道切换时间与现有技术相比相对较快。然而，这种方法只能支持有限数量的lo选项，并且任何额外的通道都要求添加额外的混频器。

作为支持快速切换多频带发射机的演进的一部分，已经提出了δ-∑调制器来为rf发射机馈电。图1a示出了这样的带通δ-∑调制器(bdsm)10，其容纳rf输入12作为rf发射机1逻辑的一部分。公共时钟14驱动bdsm10，并且bdsm10的调制输出通过功率放大器(pa)16放大并且在被发射之前通过带通滤波器18。然而，由于驱动bdsm10的中等时钟频率，图1a中的bdsm10不能提供非常高的动态范围和/或宽带操作。时钟频率受技术约束，并且成为在这些发射机中提供高动态范围或宽带操作的限制因素。由于有限的采样时钟速率，这种系统的有限动态范围甚至不能满足当今窄带应用的需要。

用于快速切换多频带操作的最近技术之一是在收发器100中使用时间交错、低通数模转换器(dac)(示为圆圈区域102)，如图1b所示。在发送路径114中，输入数据流103由基带处理器104处理，基带处理器104为通过时间交错dac组106的每个输入数据元素生成i和q，并由中频(if)载波频率调制以产生if信号108。该if信号108通过带通滤波器(bpf)110取得，并在被pa112放大并经由天线117发送之前通过60ghz载波频率上变频。在该方法中，报告了在比图1a更宽的带宽下的更高的性能。然而，图1b的架构需要上变频以生成rf载波。lo切换时间和固定rf滤波器组件中的等待时间仍然是实现快速频带切换的瓶颈，并且进一步限制软件定义的无线电应用中的可重新配置性和有用性。

现在参考图1c-1f，其中讨论了gallon的资料，同上，典型的2比特动态元件匹配(dem)编码器dac系统在其输出端对温度计编码数字信号的两个比特进行编码和/或置换。两个温度计编码比特可以包括{00，01，11}中的元素之一，并且dem编码可以通过随机1)交换或2)将元素置于输出处，即在输出处将元素映射到集合{00，01，10，11}来实现，如图1c所示。2比特数字信号120由dem编码器121接收，dem编码器121将这两个比特编码并分离成两个数字信号路径122和123，每个路径携带被交换或被置于适当位置的一个比特。两个数字信号路径各自由两个标称相同的1比特dac124和1比特dac125并行接收，所述1比特dac124和1比特dac125可各自包括单个电流开关(未图示)。这两个数字信号各自被转换成模拟信号，并与求和电路126组合以产生单个输出模拟信号127。因为信号被求和，所以如果两个路径内的组件相同，则交换dac的输入处的比特不会产生不同的组合模拟信号。如果两个1比特dac124和1比特dac125不相同(或者如果两个路径内的组件不相同)并且所产生的模拟信号包含例如模拟信号127的输出电压v(t)中的失配误差，则出现失配误差。当前述元素中的比特在dac124和125的输入处交换时，该失配误差的符号可从正变为负或从负变为正。这可以在图1d的曲线图128中看出，该曲线图描绘了输出电压y＝v(t)是在连接x＝00和x＝11处的输出电压的线上方的ε或下方的ε，其中ε是在x＝01或10处的失配误差。因此，当2比特数据信号的一个比特为1而另一个比特为0时，典型的2比特dem将以随机的决策方式交换比特或不交换比特。当数字信号被转换为模拟信号并被求和电路求和时，交换它们将改变所得到的模拟信号中的失配误差的符号。失配误差中的这个符号，这里称为s[n]，可以推广为+1、-1或0。然后，失配误差可以被定义为：

失配误差≡emismatch＝s[n]·edac[n]

上述用于失配误差的等式包含变量edac[n]，其在该定义中是正定的或负定的，并且变量的量值等于失配误差的量值。本文中的数字[n]是样本号。dem编码器的目的是改变变量s[n]，使其与dac处的2比特输入不相关，这将在以下段落中更详细地描述。

如galton2010中所述，同上，如果输入到dem编码器的2比特属于输入序列输入[n]＝{01，01，00，01，11，01}，dem编码器的一个实施例可以根据以下符号序列s[n]：{1，-1，0，-1，0，1...}来映射序列输入[n]，如图1e所示，其中观察到输入[0]中的两个比特01未被切换(s[0]＝1)，而输入[1]中的比特被切换(s[1]＝-1)。随后，输入[3]中的比特01被切换(s[3]＝-1)，而输入[5]中的比特不被切换(s[5]＝1)。符号s[n]＝0可以解释为比特1)未被切换和/或2)未被dem编码器考虑，并且可能围绕其组件重新路由(re-route)。例如，s[2]＝0，对应于输入[2]＝00。输入[2]中的两个比特是相同的，它们可以不被dem编码器考虑，而是在其组件周围或内部重新路由，或者它们可以被考虑，并且不被切换。根据上面和图1f中描述的序列对数字信号中的比特进行编码的这种方法通过对失配噪声进行频谱整形的失配整形demdac系统来并入。

对于给定输入[n]是否发生切换的确定可以通过dem编码器的设计来确定。该确定可通过以下序列之一或其组合来描述：1)在输入01或10的第一实例(instance)下切换并且在其第二实例下不切换，2)在输入01或10的第一实例下不切换并且在其第二实例下切换，3)这些序列的组合或其中的一个序列，或4)无明显序列，随机选择切换或不切换。dem编码器系统可包括多路复用器、触发器、随机或伪随机比特生成器、晶体管、开关和逻辑门，例如xor门、or门、nor门、xnor门、and门、nand门、not门等。dem编码器系统可包括可编程电路，例如现场可编程门阵列(fpga)。上述简化算法的一般化可以应用于更高阶比特，并且可以由本领域技术人员实现。这可以通过针对n比特长度的数据信号使用多个2比特dem编码器或者通过使用n比特dem编码器来例示，n比特dem编码器将根据n比特编码器的设计来交换或不交换输入的n比特数据的比特或部分。

多频带、多模式rf发射机领域需要调制技术，该调制技术提供具有快速切换的宽带操作，而不需要非常高的采样时钟。

技术实现要素：

为了解决现有技术的一个或多个上述缺陷，本文描述的一个实施例提供了一种交错δ-∑调制器，其包括交错滤波器组、交错dem网络、交错dac阵列和求和单元的集合，其中，从一个或多个处理器流传输的数字输入数据被映射为馈送对dem网络进行驱动的交错滤波器组，然后由交错的dac阵列或组转换为模拟信号，并由所述求和单元合并。

还公开了一种调制发射信号的方法，其包括：利用处理单元针对一个或多个发射信号生成数字数据的幅度、频率和相位；为所述数字数据创建并行交错路径；通过交错滤波器组对所述数字数据进行滤波；通过dem网络路由(route)所述数字数据；通过交错的dac组将数据转换为模拟信号；以及对来自各个交错dac组的所述模拟信号求和。

根据实施例的实现方式，某些实施例可以提供各种技术能力。例如，一些实施例的技术能力可以包括提供附加的可调谐带通滤波以抑制带外发射的能力。其它实现方式可使用二进制到温度计编码和/或dem算法来改进调制器的有效信噪比。

虽然上文已经列举了具体特征，但是各种实施例可以包括所列举的特征中的部分或全部或者不包括任何所列举的特征。另外，在阅读以下附图和描述之后，其它特征对于本领域普通技术人员来说可以变得显而易见。

附图说明

为了更全面地理解本说明书及其特征，现结合附图参考以下描述，其中相同的附图标记表示相同的部分。

图1a示出了根据现有技术(scheytt)的基于带通δ-∑调制器的rf发射机；

图1b示出了根据现有技术(pham)的基于时间交错dac的rf收发器；

图1c和图1d示出了根据现有技术(galton，同上)的2比特demdac系统的实施例和系统的输出的关联图。

图1e和图1f示出了根据现有技术(galton，同上)的dem编码或映射序列的表。

图2示出了根据本说明书的实施例的基于交错δ-∑调制器的rf发射机架构；

图3示出了根据本说明书的实施例的图2的详细框图；

图4示出了二进制到温度计编码表，表示图3的二进制到温度计编码器之一的输出；

图5示出了图4的码映射实现；

图6示出了根据本说明书的实施例的在图3中映射之后的交错的、动态的、元素匹配网络；

图7示出了根据本说明书的实施例的用于交错接收到的数据的纵横开关网格和线性反馈移位寄存器的实现；

图8a示出了根据本说明书的实施例的交错器或动态路由网络的实现，该交错器或动态路由网络在第一时间具有开关集合和dem编码器。

图8b示出了根据本说明书的实施例的交错器或动态路由网络的实现，该交错器或动态路由网络在另一时间具有开关集合和dem编码器。

图9示出了根据本说明书的实施例的如图3中首先指示的电流开关组326的一部分的实现。

具体实施方式

尽管示出了示例性实施例，但是所提出的技术可以使用任何数量的、无论当前是否已知的技术来实现。所提出的技术决不应限于在此示出的示例性实现方式、附图和技术。另外，附图不一定按比例绘制。

为了试图克服现有技术的限制，本文提供了用于快速切换多模式宽带发射机架构的交错δ-∑调制器的多个实施例。本文还提出一种基于交错δ-∑调制器以产生rf信号的新颖的软件定义发射机架构。所提出的架构利用交错概念以允许在不改变有效过采样率的情况下放宽子组件时钟速率，从而使得更容易在更高频率下跨越更宽的带宽达到积极的动态范围目标。

所提出技术的一些特征包括：时间交错δ-∑调制器dac配置，以实现在高rf载波频率下的高动态范围操作；dem算法，以随机化所有交错路径上的失配误差；以及可调谐带通滤波器，以进一步抑制带外发射。

现有发射机配置不是可重新配置的，或者如果是可重新配置的，则无法在宽带操作上实现高动态范围性能。所提出的架构使用能够在载波频率的宽带上产生具有可变带宽的rf信号的调制器，从而能够在多频带、多模式应用中使用。当前基于δ-∑调制器的发射机架构具有有限带宽，因为实现高过采样率所需的高时钟速率下的性能降级。在当前技术中，调制器的多个信号路径是时间交错的，这降低了子组件的操作速率，同时保持了高的有效时钟速率。

在本文中，“对……进行置换(permute)”一词可采用“服从置换过程”的定义，其中“置换(permutation)”一词采用“集合元素的排列或重排”的定义，其中，对元素进行置换可产生集合的原始有序元素，但也能不产生集合的原始有序元素。例如，对集合{0，1}中的比特进行置换可以产生{1，0}或{0，1}。如果dem编码器具有标记为input0和input1的输入，并且dem编码器被输入分别在input0和input1处(或者可能在承载两个比特的单个输入处)具有顺序为{0，1}的比特的数字信号，则其输出是输入比特的置换。因此，在标记为output0和output1的输出处，其可以是{1，0}或{0，1}中的一个，其中其输入与其输出具有一对一的对应关系。dem编码器输出的比特被定义为“经置换的比特”。可以以dem编码领域中已知的各种方式来实现同恒等置换，或者保持比特的顺序不变的置换。经置换的比特由dac接收，并且dac根据其置换来转换经置换的比特，使得不同的置换激活dac内的不同转换元件。经置换的比特由dac转换为相应的模拟信号。

在本文中，使用表述“具有比特的数字信号”是指表示一个以上比特的数字信号。数字信号应当以尽可能广泛的方式解释，并且可以体现为电信号、光信号等，实际上任何类型的信号或物理量以表示或具有量化值或比特的形式传达信息。数字信号表示的比特形成有序序列或排列。单个数字信号可以以多种方式发送、传输或传送，例如在单个路径或多个路径中。如果经由多个路径发送或接收数字信号，则应当理解，经由多个路径发送或接收的比特可以形成表示数字信息的有序序列或排列。

在本文中，术语“交错器”、“交错设备”、“动态耦合器”、“交错控制”、“交错控制器”、“动态路由器”和“动态路由器系统”的使用均涉及同一系统。然而，“耦合器”可以被解读为不同于“动态耦合器”。

在本文中，“动态的”或“动态地”一词是指随时间而变化的事物。

在图2的实施例中，公开了交错的、基于δ-∑调制器的rf发射机架构系统200。这里，通常将其简称为“发射机”或“系统”。发射机200的主要块是数字信号处理单元210，数字信号处理单元210向交错带通δ-∑数模转换器(dac)220提供低速数字调制数据，dac220从调制数据生成rf载波信号，并使噪声远离载波信号成形，以在信号频带内实现期望的动态范围性能。信号从dac220行进到下文更详细描述的求和块或求和电路230。可以包括可选的可调谐带通滤波器240以对信号进行滤波，从而减少带外发射。rf载波信号由功率放大器(pa)250放大，用于通过天线260广播。图2的基于交错δ-∑调制器的rf发射即架构系统200有效地增加系统的时钟速率并且提高过采样率，此又改进可实现的信噪比及系统的动态范围。在图2中，单元225是时钟分频单元。

为了实现系统200的交错架构，可以使用交错dem算法。与在一个dac中布置各单元中的比特的传统dem算法不同，交错dem算法必须考虑路由到所有交错dac的各单元中的比特，并且路由各单元中的比特，以确保在这些单元中不存在路由路径或编码数字比特的周期性模式。

基于交错δ-∑调制器的rf发射机架构系统200的核心是带通δ-∑dac220，并且存在的交错实现了优于宽带操作的显著动态范围性能。图3中更详细地示出图2的带通δ-∑dac220的框图。来自图2的dsp210向滤波器块322提供数字信息，滤波器块322是并行的噪声整形数字滤波器，包括并行的无限脉冲响应(iir)滤波器320，其后是集成在其中的时间交错噪声整形环路滤波器。

更具体地，作为滤波器块322的并行噪声整形数字滤波器包括k到m多路复用器321，其将k个输入复用成每个n比特的m个输出。滤波器块322的输出是n比特宽矢量的多个if数据集，其中m是交错因子，n是dac比特数。n可以随矢量而变化，尽管在优选实施例中它是固定的。m由技术限制和封装限制来确定。可以使用多少个并行路径由该技术的硬件限制来确定。例如，在当今的cmos技术中，因子(m＝)2至32是容易实现的，并且m通常取2¹、2²、2³等的值。这里，“输入”被定义为接收特定布置中的比特集合的耦合路径。“输出”被定义为输出特定布置中的比特集合的耦合路径。

m个数据集中的每一个数据集利用时钟分频电路225沿传输链被并行处理，并以频率为fclk/m的时钟的相等子相位进行采样，如图3中所示。在块323中，每个数据集中的二进制信息首先由二进制到温度计编码器转换为温度计码，然后由包括m个dem单元块的dem网络324中的dem编码器/单元加扰或置换，以减少失配误差。在图3中，dem(l)例如接收从iir滤波器(1)输出的2ⁿ比特，并输出2ⁿ比特的置换。然后，2ⁿ比特通过交错控制单元328动态路由到电流开关组326的2ⁿ-比特dac。与将各单元布置在dac的一个路径中的传统dem算法不同，交错dem算法必须考虑在所有交错路径中使用的各个单元并且布置它们以确保不存在周期性模式。也就是说，交错dem算法必须对数字信号内存在的数字比特进行加扰(或混洗)，并且将数字信号与加扰的比特交错到一组路径中，以确保在那些路径内不存在路由路径或数字比特的周期性模式。

二进制到温度计编码器块323将n比特的每个数据集转换为2ⁿ比特的对应数据集。因此，在二进制到温度计编码器块323的输出处，每个数据集的宽度或大小为2ⁿ比特。每个温度计编码数据集通过dem网络324的dem编码器，然后利用交错控制328进行交错并被路由到电流开关组326。温度计码驱动电流开关组326中的一组单元电流开关以产生代表性模拟电流值。电流开关组326以fclk/m的频率操作，并且包括将数字信号转换到模拟域的2ⁿ个1比特dac的m个组。这在后面的段落中更详细地讨论的图6中示出。

dem网络324用于对该图中的比特进行加扰。

来自离开电流开关组326的所有交错路径的电流在图2的求和块或求和电路230中组合，并且在图3中再次描绘。当电流被组合时，使用二进制到温度计编码来创建单调信号(或类似地防止电压尖峰)。将时间交错的电流输出进行组合的最直接的方式是使用归零(rz)求和技术。可考虑的替代方法是不归零(nrz)电路，其需要更多处理，但具有不引入由切断电流引起的信号干扰(glitching)的益处。

重要的是要注意，除了输出求和块或求和电路230之外，允许发射机200的所有其他子组件以减小的时钟速率fclk/m操作，但这不是严格的要求；子组件可以各自以唯一的时钟速率操作，并且可以连接到单独的时钟，或者子组件的一部分可以连接到单独的时钟。实施例的此呈现中的交错提供在功率与速度之间进行折衷的更大灵活性。子组件设计不接近该技术的极限，使得它们不降低性能，也不需要不成比例地更高的功率来以全时钟速度操作。

图3的并行噪声整形数字滤波器322可以被编程为具有单个或多个通频带/阻频带，以支持用于4glte标准的单个或多个载波信号。由于滤波器系数是可编程的，因此该架构适合于支持具有适当软件升级的下一代载波要求。

图4示出了典型的二进制到温度计表，其表示图2和图3的二进制到温度计编码器块323的输出。图5的逻辑块500示出了图4的码映射的典型实现方式，其将n比特向量映射到2ⁿ比特向量。二进制到温度计编码器可包括一组逻辑门或可编程电路的任何实施方式以获得图4的映射。逻辑块500将二进制码b0:3解码成t1:15。t0(未示出)在b0:3全部为零时有效。

在二进制到温度计编码器块323中的映射之后，具有标记为t0:t15的比特的m个信号被呈现给dem网络324中的m个dem编码器。然后利用图3所示的交错控制328进行交错，稍后在图6、图7、图8a和图8b中更详细地讨论交错控制328。交错的重要性是值得注意的。

许多dac架构使用匹配的基准、比较器和电流开关进行信号转换。dac通常包括标称匹配的组件，例如电阻器、电容器、电流开关、晶体管和模数转换器(adc)。制造工艺通常不能产生具有相同电特性的组件。此外，组件之间的温度差(可能由于它们相对于彼此或其它组件的位置)也可导致它们不同地操作。目前存在着处理这种差异的需要。组件值偏差(称为失配误差)产生具有失配误差的dac信号转换。dem算法动态地置换与例如dac的匹配和失配组件的互连或耦合，使得在信号转换的过程期间可获得任何可能的互连。dem编码器工作以动态地且可能随机地激活dac内的转换元件。如果匹配和失配组件的激活被适当地改变，则可以减少由失配组件引起的谐波失真，并且可以偏移或消除频率。这些组件通常被称为“单元(cell)”，使用不同的dem算法进行动态重排。

在dac中的多比特过采样adc反馈路径中使用数字dem算法来校正dac的非均匀量化间隔。没有这些数字dem算法，过采样adc反馈路径中的多比特dac易于产生更多噪声。图6、图7、图8a和图8b中示出的是随机化dem算法，用于在馈送电流开关组326中存在的1比特dac之前通过m个交错路径和dem编码器均匀地或随机地分布失配误差。交错控制328，提供不同于对于比特进行置换的dem编码器的第二级dem，可涉及分别如图6和图7中所见的纵横开关网格620或726，或如图8a和图8b中所见的开关820的集合。后者与dem编码器810协作，前者与线性反馈移位寄存器(lfsr)724协作。交错控制328中的dem编码器810用于重新路由比特，而不是如图3中的dem324的dem编码器中那样对比特进行加扰。

dem网络324的m个dem编码器输出(以及在一个实施例中，输入)利用交错控制单元328进行路由。如上所述，交错控制单元328对网格620处去往或来自dem网络324中的dem的路径进行加扰，以减少失配误差。与在一个dac中布置各个单元的常规dem算法不同，620的交错dem算法必须考虑在所有交错路径中使用的单元并且布置这些单元以确保不存在互连的周期性模式。在对dem网络324中的dem编码器的输入中的比特进行加扰之后，利用交错控制来动态地路由2ⁿ个数字比特的m个集合，并且由包括如前所述的1比特dac的单位单元的电流开关组326中的dac将其转换为模拟信号。

在图7中，通过交错处理每个具有n个比特的m个信号，可以将逻辑时钟频率降低m阶(交错因子)。lfsr724接收产生伪随机比特以控制纵横开关网格726的种子。伪随机比特用于控制信号传播路径中的多路复用并向传播路径提供随机性。比特的加扰有助于使失配噪声随机化，从而可以有效地滤除失配噪声。dem算法中的交错考虑了在所有交错路径中使用的单元，并且布置这些单元以确保不存在到dac的路径或耦合的周期性模式。应注意，本发明的多个实施例包含使m个dem耦合到b个二进制到温度计编码器，其中m不一定等于b并且b可为零、等于m或甚至大于m。数量m为至少一。b个二进制到温度计编码器大体上或完全并行地编码多个数字信号，虽然正被温度计编码的数字信号的数量不一定等于b并且可为至少一个或多达b的任何数量。一个实施例可包括仅配置所有dem的一部分以在任何给定时间操作，在给定的实例下，在发射机的整个操作期间，一些数字采样或一部分数字采样未改变或未被任何dem编码器考虑。在任何给定时间操作的该部分dem编码器可以在数字信号的采样之间动态地改变。在一个实施例中，m个dem编码器不相同地操作，并且例如，每个dem编码器可以被配置为对变化长度或恒定长度的数字数据进行操作，并且每个dem编码器可以唯一地对数字信号中的数字数据进行加扰或混洗。每个dem可以用组件或算法的唯一组合来设计。然而，在实际实施例中，m个dems被设计为具有标称相同的组件和算法，并且全部基本上或完全并行地对相同长度的m个数字信号进行操作，但是应当重申，可用dems的数量可以大于基本上或完全并行地对其进行操作的数字信号的数量。在本文中，数字信号或数字数据可以具有一定长度的比特。在一个实际实施例中，特定长度的数字信号每个可以是至少两个比特，但是它们可以是一比特或大得多。数字信号的大小越大，用于实现该数字信号到温度计码的映射的对应二进制到温度计编码器中的复杂性越大。这种更大的复杂性可以以二进制到温度计编码器中的更大数量的组件和互连的形式出现。这里使用的术语“并行”是指数字信号、数字信号路径、dem编码器或发送器可能包括的任何其它组件的并行布置，使得所有路径中的数字信号以相同的时钟速率、几乎相同的时钟速率、给定时钟速率的因子、或几乎是给定时钟速率的因子来传播。例如，如果两个数字信号被朝向两个dac路由并且一个信号以第二信号正在传播的时钟速率的两倍来传播，则这两个数字信号正在并行地传播。如果一个信号以几乎两倍于第二信号传播的时钟速率传播，则它们并行地传播。

如上所述，本文中的交错器328可以被称为交错系统、动态耦合器、耦合器、交错控制、动态路由器或动态路由器网络，并且可以被实现为多个不同的单元。在一个实施例中，交错器可以是由开关820的集合或纵横开关网格620、726组成的动态路由网络。开关820的集合可用lfsr724来控制，如图7中所示，lfsr724产生随机化的开关选择器比特以接通和断开用于并行路由数字信号的特定开关。开关的集合也可以由dem编码器810控制，这将在下面讨论。开关集合可以包括晶体管、金属线、继电器、机械开关、热开关、光开关以及开关集合的几乎任何可想到的实施例。可以以随机化或伪随机化的方式控制开关的一部分或全部。交错器将m个数字信号动态地路由到耦合到dac的m个信号路径。到dac的可用信号路径的总数可以大于m。可用dac的总数可以大于m，并且它们可能不在任何给定时间都被利用。例如，数字信号集合{in0,in1,in2}可以根据随机化方法或非随机化方法被映射到{out0,out1,out2,out3,out4}中的三个信号路径。由于不利用信号路径中的两个信号路径，因此不利用它们对应的耦合dac，因此不接收数字信号。在一个实施例中，接收数字信号的信号路径非动态地耦合到对应的dac。

在本发明的一个实施例中，交错控制单元328被配置成使得数字信号在被dem网络324的dem编码器编码之前被交错或被动态路由，其中，dem编码器接收动态路由的数字信号并随后对它们进行编码。在另一实施例中，交错器单元被配置成使得数字信号在被dem编码器编码之后被交错或被动态路由。在一个实施例中，在dac接收dem编码的数字信号之前，dem编码器接收温度计编码的数字信号。更复杂的算法可能需要在1)对数字信号进行dem编码然后将dac与数字信号进行交错，或者2)将数字信号路径与开关的集合进行交错，然后对数字信号进行dem编码之间进行动态选择。附图中所示的唯一实施例是信号在被交错之前首先进入动态元件匹配网络324，但是这不是限制性的情况，并且可以如这里所指出的那样被改变。

现在再次参照图8a和图8b，这些图示出了交错器或动态路由网络的实现，其中，框中的多个比特1和比特0表示被配置为将每个输入动态地耦合到对应输出的接通和断开开关820。

在图8a中，in0的比特1:n都被路由到out0。该方法被执行到所有输入，使得来自输入ini的比特1:n都被路由到输出outi。可能在另一个时间点或采样中，图8b示出了开关820的集合，这些开关820已经被控制单元动态地选择为断开和接通，并且将输入重新路由到另一组输出。在图8b中，来自输入in0的比特1:n被全部路由到输出out4。来自输入in1的比特1:n被全部路由到out2。来自输入in2的1:n被全部路由到out0。应当注意，虽然n个比特进入交错器的输入并且相同数量的n个比特输出交错器，但是比特数量n可以随输入而变化。交错器不在单个路径中对比特1:n进行加扰；它仅按顺序重新路由它们。然而，交错器可变得更复杂并且使用两个开关将数字信号的一部分比特1:m重新路由到一个路径并且将其它比特m+1:n重新路由到另一路径，并且在dac级处重新组合其信号。交错器的控制可以使用dem编码器810来实现，以控制交错器或动态路由网络中的开关820的集合，如图8a和图8b所示，其中，交错系统包括dem编码器810和开关820的集合。开关820的集合耦合到p个可用输出路径和m个可用输入路径，其中，可用输出路径的量不一定等于可用输入路径的量，尽管在实际实施例中它们相等。在一个实施例中开关的量是p×m，但是这不是严格必需的并且取决于每个开关的复杂性和设计。如本文背景技术部分所述，2比特dem编码器用于以随机决策方式交换或不交换两个比特，并且2比特dem编码器的组合可以被配置为对n比特进行操作。类似地，高阶比特dem编码器可以用于以随机决策方式或根据随机决策方式的序列的方式进行交换、加扰或保持输入-输出路径的耦合不变。交换两个路径可相当于交换比特或接通和断开开关集合中的特定开关。可使用2比特或更大dem编码器的任何组合来实现输入-输出路径的交换或加扰。例如，如果输入根据ini→outj和inm→outn(开关标记为i，j＝1并且开关标记为m，n＝1)进行路由，则这两个路径可以交换，使得输入随后根据ini→outn和inm→outj(开关标记为i，n＝1并且开关标记为m，j＝1，断开前面提到的开关)进行路由。dem编码器810考虑对于给定实例处的所有路径的该重新路由或交错，使得所有路径被考虑用于基本上并行地重新路由。n个比特的每个输出耦合到对应的dac或n-比特dem编码器，用于n个比特的进一步编码。因此，本申请的交错器将更高级别的dem编码引入其中的数字信号的处理。

现在参照作为开关组326的一部分的图9，可以看到耦合到对应电流源13120-13122ⁿ的2ⁿ个开关13110-131l2ⁿ的集合。来自数据信号的2ⁿ个比特用于断开或接通到电流源13120-13122ⁿ的开关13110-13112ⁿ。例如，对于具有分别耦合到开关13110-131l3的比特的4比特温度计编码数据信号d1:d4＝“0011”，可接通两个开关13112和13113以生成从用于所述数据信号的两个电流源产生的模拟信号。电流源是由1312i标记的符号，并且单个电流开关可以被定义为例如开关131li和电流源1312i的组合。在图3中的求和电路230处接收m个2ⁿ比特dac的输出，求和电路230进一步处理从m个dac生成的m个模拟信号。求和电路230可以使用本领域已知的任何方案，诸如nrz或rz调制技术。时钟分频单元225将频率fclk/m提供给电流开关组326。

图3的电流开关组326可以包括1比特dac的集合，并且可以被配置为使用一系列电流开关将特定长度的数字信号转换为模拟信号。如这里所呈现的，1比特dac的数量等于被转换为模拟的数字信号的大小，即，在该数字信号中携带的比特的数量，但是可用的1比特dac的量可以大于数字信号的大小。1比特dac可实施为单个电流源开关，如图9中所见。数字信号中的每个数字比特接通或断开电流开关组326中的开关131li，且由所得组合电流产生模拟信号，其中，所述组合电流表示所述数字信号或对应于所述数字信号。

开关组326中的多个dac也可以是分段的或未分段的dac的任何集合，并且可以包括二进制加权的dac和温度计编码的或一元的dac，或者它们的混合。这些dac包括耦合到开关13110-13112ⁿ的电流源13120-13122ⁿ，其中，电流源并不都相同，并且可以包括电流源的模式。例如，二进制加权dac包括用于生成变化电流的特定系列电流源的一系列变化电阻器。在具有分段或混合dac配置的实施例中，一元加权比特将独立于二进制加权比特被加扰。跨路径，相等权重的二进制比特可以被加扰，但是必须驱动表示正确权重的当前开关。此实施例将由于受约束的加扰而不太有效，但由于需要较少的开关而提供较低的复杂性。理想的一元dac包括耦合到相同电流源的相同开关的集合。

所提出的技术为各种通信领域中的快速切换多模宽带发射机架构提供了一种交错的δ-∑调制器，该技术将在地面无线电、软件定义无线电(sdr)、智能无线电、认知无线电、车载通信、车内/机内信息娱乐系统、紧凑型汽车传感器等领域中受益。该技术还提供基于交错δ-∑调制器的新型软件定义发射机架构以在无线电发射机领域中产生rf信号以及其它益处。

在特定配置中，可能希望在δ-∑调制器的输出端具有可调谐带通滤波器。在其它应用中，可省略可调谐滤波器。在一些配置中，可使用通用处理器代替dsp来馈送δ-∑调制器。根据各种应用的需要，该概念可以与附加预处理或附加滤波一起使用。

在不脱离本技术范围的情况下，可以对本文所述的系统、装置和方法进行修改、增加或省略。系统和装置的组件可以被集成或分离。此外，可以通过更多、更少或其他组件来执行系统和装置的操作。所述方法可包括更多、更少或其它步骤。另外，可以以任何合适的顺序执行步骤。在本文中使用的“每个”是指集合的每个成员或集合的子集的每个成员。

优选包括本文所述的所有元素、部分和步骤。应当理解，这些元素、部分和步骤中的任何一个都可以由其它元素、部分和步骤代替或者一起删除，这对于本领域技术人员是显而易见的。

广泛地，本文公开了至少以下内容：公开了一种δ-σ调制器架构，其使用交错和动态匹配算法来解决多模式多频带高带宽发射机的需要。所提出的架构还支持基于交错δ-σ调制器的新型软件定义发射机架构以生成rf信号。所提出的架构利用交错概念以在不改变有效过采样率的情况下放宽子组件时钟速率，从而使得更容易在更高频率下跨越更宽的带宽达到积极的动态范围目标。dem算法有助于随机化所有交错路径上的失配误差，并且实质上提高了信噪比。另外，可添加可调谐带通滤波器以抑制带外发射。

概念

本文还至少包括以下概念：

1.一种发射机，包括：

具有输出的动态元件匹配(dem)系统，其中，该dem系统被配置为接收数据比特并且在其输出处输出所述数据比特的置换；

至少两个数模转换器(dac)，每个dac具有输入和输出；

耦合器，其中，所述耦合器被配置为将所述至少两个dac中的至少一个dac的所述输入耦合到所述dem系统的所述输出，并且其中，所述至少一个dac被配置为输出与所述数据比特的所述置换对应的模拟信号。

2.根据概念1所述的发射机，所述发射机还包括求和电路，该求和电路的输入耦合到所述至少两个dac的所述输出，其中：

所述dem系统包括一个以上的dem编码器，并且其中，dac的数量至少等于dem编码器的数量，使得所述一个以上的dem编码器中的每个dem编码器具有输出，并且所述一个以上的dem编码器接收所述数据比特并且在对应的输出处输出所述数据比特的置换；

所述耦合器将所述dac的所述输入耦合到所述dem编码器的所述输出，使得所述dac被交错并且输出与所述数据比特的所述置换相对应的模拟信号；以及

所述模拟信号在所述求和电路中被组合。

3.根据概念1所述的发射机，其中，所述发射机是基于δ-∑调制器的无线电发射机。

4.根据概念1和3中任一个所述的发射机，其中，所述dem系统包括耦合的两比特dem编码器的组合。

5.根据概念1、3和4中任一个所述的发射机，其中，所述数据比特的所述置换是伪随机生成的，并且其中，所述耦合器被配置为将所述至少一个dac的所述输入伪随机地且动态地耦合到所述dem系统的所述输出。

6.根据概念2所述的发射机，其中，所述一个以上的dem编码器和所述dac各自并联布置。

7.根据概念2和6中任一个所述的发射机，其中，所述耦合器包括被配置为将所述dac的所述输入与所述dem编码器的所述输出进行耦合和解耦合的开关集合。

8.根据概念7所述的发射机，其中，所述耦合器还包括耦合到所述开关集合的至少一个dem编码器，并且其中，所述开关集合由所述至少一个dem编码器控制，所述至少一个dem编码器被配置为伪随机地且动态地接通和断开所述开关集合中的被选择开关，以将所述dac的所述输入与所述dem编码器的所述输出进行耦合和解耦合。

9.根据概念7所述的发射机，其中，所述耦合器还包括耦合到所述开关集合的线性反馈移位寄存器(lfsr)，其中，所述开关集合由所述lfsr控制，所述lfsr被配置为输出伪随机化开关选择器比特，所述伪随机化开关选择器比特被配置为断开和接通所述开关集合中的被选择开关，以将所述dac的所述输入与所述dem编码器的所述输出进行耦合和解耦合。

10.根据概念2、6、7、8和9中任一个所述的发射机，所述发射机还包括：

具有输入和输出的二进制到温度计编码器，所述输出耦合到所述一个以上dem编码器的所述输入，并且其中，所述数据比特由所述二进制到温度计编码器进行温度计编码。

11.根据前述概念中任一个所述的发射机，其中，所述至少两个dac中的每个dac是包括一个以上1比特dac的一元dac。

12.根据概念10和11中任一个所述的发射机，所述发射机还包括：

无限脉冲响应(iir)滤波器，其具有输入，具有耦合到所述二进制到温度计编码器的所述输入的输出，所述iir滤波器包括噪声整形环路滤波器并且被配置为具有多个通带和阻带。

13.根据概念12所述的发射机，所述发射机还包括k到m多路复用器，所述k到m多路复用器的m个输出耦合到所述iir滤波器的所述输入。

14.根据概念12和13中任一个所述的发射机，其中，所述iir滤波器被编程为具有多个通带和阻带。

15.根据概念2、6至14中的任一个所述的发射机，其中，所述求和电路是非归零(nrz)求和电路。

16.根据概念2、6至14中的任一个所述的发射机，其中，所述求和电路是归零(rz)求和电路。

17.根据概念2、6至16中的任一个所述的发射机，所述发射机还包括耦合到所述求和电路的可调谐带通滤波器，该可调谐带通滤波器与所述求和电路协作以抑制来自所述求和电路的发射。

18.一种发射机，包括：

动态元件匹配(dem)系统，其包括：

具有输入和输出的至少两个dem编码器，其中，所述dem编码器在所述输入处接收数据比特，并且在对应的输出处输出所述数据比特的置换；

至少两个dac，每个dac具有输入；

耦合器，其中，所述耦合器将所述至少两个dac的所述输入耦合到所述至少两个dem编码器的所述输出，并且其中，所述dac输出与所述数据比特的所述置换相对应的模拟信号。

19.一种发射机，其包括：

动态元件匹配(dem)系统，其包括：

具有输出的至少两个dem编码器，其中，所述dem编码器接收数据比特，并且在对应的输出处输出所述数据比特的置换；

至少两个dac，所述至少两个dac的输入耦合到所述dem编码器的输出；

具有输入和输出的耦合器；所述耦合器的所述输出耦合到所述至少两个dem编码器的所述输入；其中，所述耦合器将所述耦合器的所述输入动态地耦合到所述耦合器的所述输出，并且其中，所述dac输出与所述数据比特的所述置换对应的模拟信号。

20.一种用于将数字数据转换成模拟数据的方法，该方法包括：

在具有输出的dem编码器处接收数据比特；

在所述dem编码器的所述输出处输出所述数据比特的置换；

将至少两个dac中的一个dac的输入耦合到所述dem编码器的所述输出；

利用所述至少两个dac中的所述一个dac将所述数据比特的所述置换转换为对应的模拟信号。

21.根据概念1所述的发射机，其中，所述耦合器包括纵横开关网格，所述纵横开关网格被配置为将所述dac中的所述至少一个dac的所述输入耦合到所述dem系统的所述输出。

22.根据概念21所述的发射机，其中，所述纵横开关网格包括开关集合。

23.根据概念1所述的发射机，所述发射机还包括求和电路，该求和电路的输入耦合到所述至少两个dac的所述输出；

其中，所述数据比特包括数据比特集合；

其中，所述dem系统包括一个以上dem编码器；

其中，dac的数量至少等于dem编码器的数量；

其中，所述dem系统的所述输出包括所述dem编码器的输出，使得所述一个以上dem编码器中的每个dem编码器具有输出，并且所述一个以上dem编码器被配置为接收所述数据比特集合并在对应的输出处输出所述数据比特集合的置换；

其中，所述耦合器被配置为将所述dac的所述输入耦合到所述dem编码器的所述输出，使得所述dac被交错并且输出与所述数据比特集合的所述置换相对应的模拟信号；并且

其中，所述求和电路被配置为组合所述模拟信号。

24.一种发射机，其包括：

动态元件匹配(dem)系统，其包括：

具有输入和输出的至少两个dem编码器，其中，所述dem编码器被配置为在所述输入处接收数据比特集合，并且在对应的输出处输出所述数据比特集合的置换；

至少两个dac，每个dac具有输入；

耦合器，其中，所述耦合器被配置为将所述至少两个dac的所述输入耦合到所述至少两个dem编码器的所述输出，并且其中，所述dac被配置为输出与所述数据比特集合的所述置换相对应的模拟信号。

25.一种发射机，其包括：

动态元件匹配(dem)系统，其包括：

具有输出的至少两个dem编码器，其中，所述dem编码器被配置为接收数据比特集合，并且在对应的输出处输出所述数据比特集合的置换；

至少两个dac，其输入耦合到所述dem编码器的输出；

具有输入和输出的耦合器；所述耦合器的所述输出耦合到所述至少两个dem编码器的所述输入；其中，所述耦合器被配置为将所述耦合器的所述输入动态地耦合到所述耦合器的所述输出，并且其中，所述dac被配置为输出与所述数据比特集合的所述置换对应的模拟信号。