以下描述涉及一种用于快速开关操作的射频(rf)开关装置。
背景技术:
通常,功率放大器(pa)可包括射频(rf)开关装置和射频(rf)电路,射频(rf)开关装置可使用时分双工(tdd)方法应用于pa。使用tdd方法应用于pa的rf开关装置可通过划分操作时间而在不同时间段内切换发送(tx)操作和接收(rx)操作。
由于使用tdd方法的pa可执行开关操作以在短时间段内交替地连接发送(tx)操作和接收(rx)操作,因此开关时间对于操作性能来说可能是重要的。
一般的rf开关装置可包括串联开关和分路开关,并且栅极电阻器可连接到串联开关的栅极和分路开关的栅极。栅极电阻器可连接到栅极缓冲器。栅极电阻器可防止由通过栅极缓冲器接收并施加到串联开关和分路开关的大信号引起的开关隔离的劣化。
开关时间可由连接到开关的每个栅极的栅极电阻器的值和栅极中显现的电容来确定。在开关是场效应晶体管(fet)的情况下,电容器可具有fet的栅-源电容(cgs)或栅-漏电容(cgd)。
可基于fet的诸如插入损耗等的特性来确定fet的尺寸。一旦确定了fet的尺寸,就可物理地确定电容,并且当确定开关时间的规格时,可确定栅极电阻器的值。因此,根据栅极电阻器的值,可建立开关时间和隔离特性之间的折衷关系。例如,如果在系统中开关时间比隔离特性更重要,则隔离特性可劣化。
在一般的rf开关中,在栅极电阻器的值保持在特定值以防止隔离特性的劣化的情况下,开关时间可能增加。
技术实现要素:
提供本发明内容以按照简化形式介绍选择的构思,以下在具体实施方式中进一步描述所述构思。本发明内容既不意在确定所要求保护的主题的关键特征或必要特征,也不意在用于帮助确定所要求保护的主题的范围。
在一个总体方面,一种射频开关装置包括:开关电路,包括堆叠在第一端子与第二端子之间的第一晶体管和第二晶体管;栅极电阻器电路,包括第一栅极电阻器和第二栅极电阻器,所述第一栅极电阻器的第一端连接到所述第一晶体管的栅极并且所述第二栅极电阻器的第一端连接到所述第二晶体管的栅极;栅极缓冲器电路,包括第一栅极缓冲器和第二栅极缓冲器,所述第一栅极缓冲器连接到所述第一栅极电阻器的第二端并且被配置为通过所述第一栅极电阻器向所述第一晶体管的栅极提供第一栅极信号,所述第二栅极缓冲器连接到所述第二栅极电阻器的第二端并且被配置为通过所述第二栅极电阻器向所述第二晶体管的栅极提供第二栅极信号;以及延迟电路,被配置为:基于接收到的栅极信号,产生具有第一开关时间的所述第一栅极信号,并且产生具有不同于所述第一开关时间的第二开关时间的所述第二栅极信号。
所述第一开关时间可以是所述第一栅极信号从导通电平转变为截止电平的截止时间,并且所述第二开关时间可以是所述第二栅极信号从导通电平转变为截止电平的截止时间,并且所述延迟电路可被配置为将所述第一栅极信号的截止时间延迟第一延迟时间并且将所述第二栅极信号的截止时间延迟第二延迟时间,并且所述第一延迟时间可不同于所述第二延迟时间。
所述延迟电路可包括:第一延迟装置,被配置为将所述第一栅极信号的截止时间延迟所述第一延迟时间;以及第二延迟装置,被配置为将所述第二栅极信号的截止时间延迟所述第二延迟时间。
所述第一延迟装置可包括被配置为使第一输入栅极信号的截止时间延迟的第一反相器,并且所述第二延迟装置可包括被配置为使第二输入栅极信号的截止时间延迟的第二反相器。
所述第一延迟装置可包括第一可变电容器电路,所述第一可变电容器电路连接到所述第一反相器的输入级或输出级并且被配置为响应于控制信号通过改变电容来调节所述第一输入栅极信号的延迟时间,并且所述第二延迟装置可包括第二可变电容器电路,所述第二可变电容器电路连接到所述第二反相器的输入级或输出级并且被配置为响应于所述控制信号通过改变电容来调节所述第二输入栅极信号的延迟时间。
所述第一栅极缓冲器和所述第二栅极缓冲器中的一个可包括:第一缓冲器,被配置为接收所述第一栅极信号;以及第二缓冲器,并联连接到所述第一缓冲器并且被配置为接收所述第一栅极信号。
所述第一栅极电阻器和所述第二栅极电阻器中的一个可包括:第一电阻器,连接到所述第一缓冲器的输出级;以及第二电阻器,连接到所述第二缓冲器的输出级。
所述第一晶体管和所述第二晶体管中的一个可包括:第一开关晶体管,包括被配置为从所述第一缓冲器接收所述第一栅极信号的栅极;以及第二开关晶体管,包括被配置为从所述第二缓冲器接收所述第一栅极信号的栅极、连接到所述第一开关晶体管的源极的源极、连接到所述第一开关晶体管的漏极的漏极以及连接到所述第一开关晶体管的主体的主体。
在另一个总体方面,一种射频开关装置包括:第一射频开关电路,连接在第一端子与第二端子之间,并且开关用于第一信号的第一信号路径;以及第二射频开关电路,连接在所述第一端子与第三端子之间,并且开关用于第二信号的第二信号路径。所述第一射频开关电路包括:开关电路,包括堆叠在所述第一端子与所述第二端子之间的第一晶体管和第二晶体管;栅极电阻器电路,包括第一栅极电阻器和第二栅极电阻器,所述第一栅极电阻器的第一端连接到所述第一晶体管的栅极并且所述第二栅极电阻器的第一端连接到所述第二晶体管的栅极;栅极缓冲器电路,包括第一栅极缓冲器和第二栅极缓冲器,所述第一栅极缓冲器连接到所述第一栅极电阻器的第二端并且被配置为通过所述第一栅极电阻器向所述第一晶体管的栅极提供第一栅极信号,所述第二栅极缓冲器连接到所述第二栅极电阻器的第二端并且被配置为通过所述第二栅极电阻器向所述第二晶体管的栅极提供第二栅极信号;以及延迟电路,被配置为:基于接收到的栅极信号,产生具有第一开关时间的所述第一栅极信号,并且产生具有不同于所述第一开关时间的第二开关时间的所述第二栅极信号。
所述第一开关时间可以是所述第一栅极信号从导通电平转变为截止电平的截止时间,并且所述第二开关时间可以是所述第二栅极信号从导通电平转变为截止电平的截止时间,并且所述延迟电路可被配置为将所述第一栅极信号的截止时间延迟第一延迟时间并且将所述第二栅极信号的截止时间延迟第二延迟时间,并且所述第一延迟时间可不同于所述第二延迟时间。
所述延迟电路可包括:第一延迟装置,被配置为将所述第一栅极信号的截止时间延迟所述第一延迟时间;以及第二延迟装置,被配置为将所述第二栅极信号的截止时间延迟所述第二延迟时间。
所述第一延迟装置可包括被配置为使第一输入栅极信号的截止时间延迟的第一反相器,并且所述第二延迟装置可包括被配置为使第二输入栅极信号的截止时间延迟的第二反相器。
所述第一延迟装置可包括第一可变电容器电路,所述第一可变电容器电路连接到所述第一反相器的输入级或输出级并且被配置为响应于控制信号通过改变电容来调节所述第一输入栅极信号的延迟时间,并且所述第二延迟装置可包括第二可变电容器电路,所述第二可变电容器电路连接到所述第二反相器的输入级或输出级并且被配置为响应于所述控制信号通过改变电容来调节所述第二输入栅极信号的延迟时间。
所述第一栅极缓冲器和所述第二栅极缓冲器中的一个可包括:第一缓冲器,被配置为接收所述第一栅极信号;以及第二缓冲器,并联连接到所述第一缓冲器并且被配置为接收所述第一栅极信号。
所述第一栅极电阻器和所述第二栅极电阻器中的一个可包括:第一电阻器,连接到所述第一缓冲器的输出级;以及第二电阻器,连接到所述第二缓冲器的输出级。
所述第一晶体管和所述第二晶体管中的一个可包括:第一开关晶体管,包括被配置为从所述第一缓冲器接收所述第一栅极信号的栅极;以及第二开关晶体管,包括被配置为从所述第二缓冲器接收所述第一栅极信号的栅极、连接到所述第一开关晶体管的源极的源极、连接到所述第一开关晶体管的漏极的漏极以及连接到所述第一开关晶体管的主体的主体。
在另一个总体方面,一种射频开关装置包括:延迟电路,被配置为:接收输入栅极信号,通过将所述输入栅极信号的截止时间或导通时间延迟第一时间来产生第一延迟输出栅极信号,并且通过将所述输入栅极信号的截止时间或导通时间延迟与所述第一时间不同的第二时间来产生第二延迟输出栅极信号;以及开关电路,设置在两个端子之间并且被配置为接收所述第一延迟输出栅极信号和所述第二延迟输出栅极信号。
所述第一延迟输出栅极信号的导通电平电压与截止电平电压之间的电压差可不同于所述第二延迟输出栅极信号的导通电平电压与截止电平电压之间的电压差。
通过以下具体实施方式、附图以及权利要求,其他特征和方面将是显而易见的。
附图说明
图1是示出根据示例的射频开关装置的示图。
图2是示出根据示例的射频开关装置的示图。
图3是示出根据示例的射频开关装置的示图。
图4是示出根据示例的射频开关装置的示图。
图5是示出根据示例的射频开关电路的第一栅极缓冲器、第一栅极电阻器和第一晶体管的示图。
图6a是示出图3中示出的射频开关电路的一部分的电路图。
图6b是示出使用图4中示出的第一晶体管的时钟馈通的示图。
图7是示出图6a中示出的射频开关电路的栅极信号的示图。
图8是示出根据示例的延迟电路的示图。
图9是示出根据示例的延迟电路的示图。
图10是示出根据示例的延迟装置的示图。
图11是示出根据示例的延迟装置的示图。
图12是示出图9中示出的延迟电路的示例的示图。
图13是示出根据示例的栅极信号的示图。
图14是示出根据示例的栅极信号的示图。
图15是示出根据示例的栅极信号的示图。
图16是示出根据示例的应用射频开关电路的spdt开关的示图。
图17是示出图15中示出的spdt开关的开关时序的示图。
图18是示出根据示例的与栅极信号的延迟时间相关的仿真结果的示图。
图19是示出取决于延迟单元的存在的时钟馈通的影响的曲线图。
在整个附图和具体实施方式中,相同的附图标记指示相同的元件。附图可不按比例绘制,并且为了清楚、说明和方便,可夸大附图中的元件的相对尺寸、比例和描绘。
具体实施方式
提供以下具体实施方式以帮助读者获得对在此所描述的方法、设备和/或系统的全面理解。然而,在理解本申请的公开内容之后,在此所描述的方法、设备和/或系统的各种改变、修改及等同物将是显而易见的。例如,在此所描述的操作的顺序仅仅是示例,并且不限于在此所阐述的顺序,而是除了必须以特定顺序发生的操作之外,可对在此所描述的操作的顺序做出在理解本申请的公开内容之后将是显而易见的改变。此外,为了提高清楚性和简洁性,可省略本领域中已知的特征的描述。
在此所描述的特征可以以不同的形式实施,并且不应被解释为限于在此所描述的示例。更确切地说,已经提供了在此所描述的示例,仅仅是为了示出在理解本申请的公开内容之后将是显而易见的实现在此描述的方法、设备和/或系统的诸多可行方式中的一些可行方式。
这里,应注意,关于示例或实施例的术语“可”的使用(例如,关于示例或实施例可包括或实现什么)意味着存在包括或实现这种特征的至少一个示例或实施例,而所有示例和实施例不限于此。
在整个说明书中,当元件(诸如,层、区域或基板)被描述为“在”另一元件“上”、“连接到”另一元件或“结合到”另一元件时,该元件可直接“在”另一元件“上”、直接“连接到”另一元件或直接“结合到”另一元件,或者可存在介于它们之间的一个或更多个其他元件。相比之下,当元件被描述为“直接在”另一元件“上”、“直接连接到”另一元件或“直接结合到”另一元件时,可不存在介于它们之间的其他元件。
如在此所使用的,术语“和/或”包括相关所列项中的任意一个和任意两个或更多个的任意组合。
尽管可在此使用诸如“第一”、“第二”和“第三”的术语来描述各种构件、组件、区域、层或部分,但是这些构件、组件、区域、层或部分不受这些术语限制。更确切地说,这些术语仅用于将一个构件、组件、区域、层或部分与另一构件、组件、区域、层或部分相区分。因此,在不脱离示例的教导的情况下,在此所描述的示例中所称的第一构件、第一组件、第一区域、第一层或第一部分也可被称为第二构件、第二组件、第二区域、第二层或第二部分。
为了易于描述,在此可使用诸如“上方”、“上面”、“下方”和“下面”的空间关系术语,以描述如附图所示的一个元件与另一元件的关系。这样的空间关系术语意图除了包含在附图中所描绘的方位之外,还包含装置在使用或操作中的不同方位。例如,如果附图中的装置被翻转,则被描述为相对于另一元件在“上方”或“上面”的元件随后将相对于另一元件在“下方”或“下面”。因此,术语“上方”根据装置的空间方位而包含“上方”和“下方”两种方位。所述装置还可以以其他方式定位(例如,旋转90度或处于其他方位),并将对在此使用的空间关系术语做出相应的解释。
在此使用的术语仅用于描述各种示例,而不用于限制本公开。除非上下文另外清楚地指明,否则单数形式也意图包括复数形式。术语“包括”、“包含”和“具有”列举存在的所陈述的特征、数量、操作、构件、元件和/或它们的组合,但不排除存在或添加一个或更多个其他特征、数量、操作、构件、元件和/或它们的组合。
由于制造技术和/或公差,可出现附图中所示的形状的变化。因此,在此所描述的示例不限于附图中所示的特定形状,而是包括在制造期间出现的形状的改变。
可按照在理解本申请的公开内容之后将显而易见的各种方式组合在此描述的示例的特征。此外,尽管在此描述的示例具有各种构造,但是在理解本申请的公开内容之后将显而易见的其他构造是可行的。
图1是示出根据示例的射频开关装置的示图。
参照图1,射频开关装置10可包括至少一个第一射频开关电路100-1。
第一射频开关电路100-1可连接在第一端子t10与第二端子t21之间,并且可接通或断开第一端子t10与第二端子t21之间的第一信号路径。
图2是示出根据示例的射频开关装置的示图。
参照图2,射频开关装置10可包括第一射频开关电路100-1和第二射频开关电路100-2。
第一射频开关电路100-1可连接在第一端子t10与第二端子t21之间,并且可响应于第一栅极信号vg10而接通或断开第一端子t10与第二端子t21之间的第一信号路径,以传输或阻断第一信号。
第二射频开关电路100-2可连接在第一端子t10与第三端子t22之间,并且响应于第二栅极信号vg20而接通或断开第一端子t10与第三端子t22之间的第二信号路径,以传输或阻断第一信号。
参照图1和图2,第一射频开关电路100-1和第二射频开关电路100-2可具有相同的电路结构。例如,第一射频开关电路100-1和第二射频开关电路100-2可具有如图3所示的电路结构。
例如,第一射频开关电路100-1和第二射频开关电路100-2中的每个可包括串联开关和分路开关。
在以下描述中,将更详细地描述作为第一射频开关电路100-1和第二射频开关电路100-2的示例的射频开关电路100。
图3是示出根据示例的射频开关电路的示图。
参照图3,射频开关电路100可包括开关电路110、栅极电阻器电路120、栅极缓冲器电路130和延迟电路140。
图4是示出根据示例的射频开关电路的示图。
参照图4,射频开关电路100可包括开关电路110、栅极电阻器电路120、栅极缓冲器电路130和延迟电路140。
参照图3和图4,开关电路110可包括堆叠在第一端子t10与第二端子t21之间的多个(两个或更多个)晶体管。
栅极电阻器电路120可包括多个(两个或更多个)栅极电阻器,所述多个栅极电阻器的一端分别连接到多个晶体管的栅极。
栅极缓冲器电路130可分别连接到多个栅极电阻器的另一端,并且可包括多个(两个或更多个)栅极缓冲器,以通过多个栅极电阻器向多个晶体管的栅极提供多个栅极信号。
延迟电路140可基于接收到的栅极信号vg10通过使多个栅极信号的开关时间不同地延迟而产生具有不同的开关时间的多个栅极信号。
开关时间可以是信号基于接收到的栅极信号vg10从导通电平转变为截止电平的截止时间,或者可以是信号基于接收到的栅极信号vg10从截止电平转变为导通电平的导通时间。
参照图3和图4描述开关电路110、栅极电阻器电路120、栅极缓冲器电路130和延迟电路140的示例,但其构造不限于此。
参照图3,开关电路110可包括堆叠在第一端子t10与第二端子t21之间的第一晶体管m1和第二晶体管m2。
栅极电阻器电路120可包括第一栅极电阻器rg1和第二栅极电阻器rg2,第一栅极电阻器rg1的一端连接到第一晶体管m1的栅极,第二栅极电阻器rg2的一端连接到第二晶体管m2的栅极。
栅极缓冲器电路130可包括第一栅极缓冲器bg1和第二栅极缓冲器bg2,第一栅极缓冲器bg1连接到第一栅极电阻器rg1的另一端并且通过第一栅极电阻器rg1将第一栅极信号vg1提供至第一晶体管m1的栅极,第二栅极缓冲器bg2连接到第二栅极电阻器rg2的另一端并且通过第二栅极电阻器rg2将第二栅极信号vg2提供至第二晶体管m2的栅极。
延迟电路140可基于接收到的栅极信号vg10通过使第一栅极信号vg1和第二栅极信号vg2的开关时间不同地延迟来产生具有不同开关时间的第一栅极信号vg1和第二栅极信号vg2。例如,开关时间可以是信号从导通电平转变为截止电平的截止时间。
参照图4,开关电路110可包括堆叠在第一端子t10与第二端子t21之间的第一晶体管m1、第二晶体管m2和第三晶体管m3。
栅极电阻器电路120可包括第一栅极电阻器rg1、第二栅极电阻器rg2和第三栅极电阻器rg3,第一栅极电阻器rg1的一端连接到第一晶体管m1的栅极,第二栅极电阻器rg2的一端连接到第二晶体管m2的栅极,第三栅极电阻器rg3的一端连接到第三晶体管m3的栅极。
栅极缓冲器电路130可包括第一栅极缓冲器bg1、第二栅极缓冲器bg2和第三栅极缓冲器bg3,第一栅极缓冲器bg1连接到第一栅极电阻器rg1的另一端并且通过第一栅极电阻器rg1将第一栅极信号vg1提供至第一晶体管m1的栅极,第二栅极缓冲器bg2连接到第二栅极电阻器rg2的另一端并且通过第二栅极电阻器rg2将第二栅极信号vg2提供至第二晶体管m2的栅极,第三栅极缓冲器bg3连接到第三栅极电阻器rg3的另一端并且通过第三栅极电阻器rg3将第三栅极信号vg3提供至第三晶体管m3的栅极。
延迟电路140可基于接收到的栅极信号vg10产生第一栅极信号vg1、第二栅极信号vg2和第三栅极信号vg3,所述第一栅极信号vg1、第二栅极信号vg2和第三栅极信号vg3中的至少一个通过将至少一个开关时间延迟为与其他开关时间不同而具有与其他栅极信号的开关时间不同的开关时间。开关时间可以是例如信号从导通电平转变为截止电平的截止时间。
代替向多个晶体管提供具有相同开关时间的公共栅极信号,可通过栅极电阻器和栅极缓冲器分别向多个晶体管提供彼此独立的单独的栅极信号,并且栅极信号中的至少一个可具有与其他栅极信号的开关时间不同的开关时间。因此,在单个缓冲器中可仅存在单个晶体管,并且可基于单个晶体管的栅极电阻器的值和电容来确定开关时间并且防止隔离特性的劣化,从而改善开关时间。
在图3中示出的射频开关中,由于单独提供的栅极信号的尺寸(例如,单独提供的栅极信号的电平)相对小,因此第一晶体管m1和第二晶体管m2的尺寸可相对小于使用公共栅极信号的一般晶体管的尺寸。例如,示例中的晶体管的尺寸可以是一般晶体管的尺寸的一半。
此外,第一栅极缓冲器bg1可接收第一栅极信号vg1,第二栅极缓冲器bg2可接收第二栅极信号vg2,第一栅极信号vg1和第二栅极信号vg2彼此不同。例如,第一栅极缓冲器bg1和第二栅极缓冲器bg2的尺寸可相对小于与多个晶体管共同连接的一般公共栅极缓冲器的尺寸。因此,示例中的栅极缓冲器的尺寸可以是一般栅极缓冲器的尺寸的一半。
此外,参照图3,关于射频开关电路的开关速度,开关速度可依赖于根据第一栅极电阻器rg1或第二栅极电阻器rg2的电阻值(r)以及第一晶体管m1和第二晶体管m2的电容(c)确定的时间常数(τ)。第一栅极电阻器rg1或第二栅极电阻器rg2可以是隔离电阻器,并且因此可被设定为相对高的电阻值(r)。
在示例中的射频开关电路中,第一晶体管m1和第二晶体管m2中的每个配置有相应的栅极缓冲器,而不是在一般射频开关电路中使用单个缓冲器。因此,相应的晶体管可存在于各自配置有一个缓冲器的第一晶体管m1和第二晶体管m2中的每个中,因此,栅极信号的尺寸(例如,栅极信号的电平)可减小,并且栅极缓冲器的尺寸也可减小。
因此,在不增加射频开关电路的整体尺寸的情况下,开关速度可提高。如上所述,当射频开关电路如图3中那样被构造时,隔离特性可以不劣化,并且可在不增加尺寸或面积的情况下改善开关时间。图3中的构造也可适用于图4。
射频开关电路也可如图5中那样被构造以获得改善的开关时间。
图5是示出根据示例的射频开关电路的第一栅极缓冲器、第一栅极电阻器和第一晶体管的示图。
参照图5,第一栅极缓冲器bg1可包括第一缓冲器bg11和第二缓冲器bg12。第一缓冲器bg11可接收第一栅极信号vg1。第二缓冲器bg12可并联连接到第一缓冲器bg11并且如在第一缓冲器bg11中那样接收第一栅极信号vg1。
第一栅极电阻器rg1可包括第一电阻器rg11和第二电阻器rg12。第一电阻器rg11可连接到第一缓冲器bg11的输出级,并且第二电阻器rg12可连接到第二缓冲器bg12的输出级。
第一晶体管m1可包括第一开关晶体管m11和第二开关晶体管m12。
第一开关晶体管m11可包括从第一缓冲器bg11接收第一栅极信号vg1的栅极。
第二开关晶体管m12可包括从第二缓冲器bg12接收第一栅极信号vg1的栅极、连接到第一开关晶体管m11的源极的源极、连接到第一开关晶体管m11的漏极的漏极以及连接到第一开关晶体管m11的主体的主体。
参照图5,例如,连接到栅极的栅极电阻器的值可被配置为与一般射频开关电路中的连接到栅极的栅极电阻器的值相同,使得可确保足够的隔离并且栅极电容可减小一半,从而进一步减少开关时间。
图6a是示出图3中示出的射频开关电路的一部分的电路图。图6b是示出使用图4中示出的第一晶体管的时钟馈通的示图。图7是示出图6a中示出的射频开关电路的栅极信号的示图。
参照图6a,在射频开关电路中,在第一晶体管m1和第二晶体管m2由单个栅极信号控制的情况下,当栅极信号从高电平转变为低电平时,在第一晶体管m1与第二晶体管m2之间的节点a中可能出现高阻抗,并且栅极信号的低值可通过时钟馈通出现在节点a中。为了防止这种情况,漏极-源极电阻器rds1和rds2可能是必要的。
漏极-源极电阻器rds1和rds2的值可能需要足够高以防止插入损耗的劣化,并且还可能需要足够低以防止开关时间的劣化。可使用足够高的漏极-源极电阻器rds1和rds2来充分地减小插入损耗,并且可如图3至图6a中示出的那样来实现射频开关电路,从而改善开关时间。
通过使用延迟电路140将多个栅极信号的开关时间(截止时间或导通时间)配置为彼此不同,可防止开关装置之间的连接节点中的高阻抗,并且可减小时钟馈通的影响。将参照图6b更详细地描述以上配置。
参照图4,图6b示出了图4中的堆叠的第一晶体管m1、第二晶体管m2和第三晶体管m3中的第一晶体管m1。当“ni”是第一晶体管m1的输入节点时,“no”可以是第一晶体管m1的输出节点并且可连接到第二晶体管m2的输入节点。例如,当堆叠第一晶体管m1、第二晶体管m2和第三晶体管m3时,两端的第一晶体管m1和第三晶体管m3可连接到50ω的源极电阻器或负载电阻器并且可具有相对低的阻抗,但是由于两端的晶体管m1和m3的截止电阻器连接到第二晶体管m2,因此中间的第二晶体管m2可具有相对高的阻抗。
当图6b中示出的第一晶体管m1截止时,栅极的栅极电压vg1(例如,时钟信号)可通过寄生电容出现在输入节点ni或输出节点no中。在输入节点ni或输出节点no处于低阻抗的情况下,由时钟馈通引起的电压变化可具有相对低的时间常数(rc),并且晶体管可因相对低的时间常数(rc)而更快速地进入正常状态。
然而,如在中间晶体管(图4中的m2)中,在两端的晶体管具有截止晶体管的高阻抗的情况下,两端的晶体管可具有相对高的时间常数(rc)并且因相对高的时间常数(rc)而更慢地进入正常状态,并且可能耗费相对长的时间。因此,中间晶体管m2可被配置为比其他晶体管更早地处于截止状态,而且两端的晶体管m1和m3可被配置为稍后处于截止状态或者以特定时间间隔顺序地处于截止状态,从而减小时钟馈通的影响。
时钟馈通可由栅极电压的电平转变或时钟信号的电平转变引起。时钟馈通可指当施加栅极的截止电压时(即,如图6b示出的当电平从高电平转变为低电平时)输入节点的电压和输出节点的电压降低到栅极电压的低电平的现象。
在以下描述中,将参照图6a、图6b和图7描述使第一栅极信号vg1和第二栅极信号vg2以时间间隔δt顺序地截止的示例。
第一栅极信号vg1可从高电平转变为低电平,并且第一晶体管m1可进入截止状态。由于第二栅极信号vg2仍然处于高电平,所以第二晶体管m2可保持导通状态,并且节点a此时可保持低阻抗。
因此,当第二栅极信号vg2保持高电平时,第一栅极信号vg1可比第二栅极信号vg2更早地转变为截止电平,从而减小时钟馈通的影响。
关于时间δt,如果时间δt被设定为相对短使得时间δt不影响开关时间,则整体开关时间可能不会受到显著影响。例如,δt可被设定为几皮秒(ps)到几纳秒(ns),并且开关时间可被设定为几百纳秒(ns)。
延迟电路140可实现为逻辑,或者可使用无源器件来实现。例如,延迟电路140的延迟时间可固定为预定值或者可改变。延迟电路140可接收控制信号vc并改变延迟时间,并且可产生延迟时间不同的各个栅极信号。
图8是示出根据示例的延迟电路的示图。
参照图8,延迟电路140可包括第一延迟装置d1和第二延迟装置d2。
第一延迟装置d1可将第一栅极信号vg10的截止时间延迟第一延迟时间t1并且产生第一栅极信号vg1。第二延迟装置d2可将第一栅极信号vg10的截止时间延迟第二延迟时间t2并且产生第二栅极信号vg2。例如,第一延迟时间t1与第二延迟时间t2之间的时间差可以是δt。
图9是示出根据示例的延迟电路的示图。
延迟电路140可包括第一延迟装置d1、第二延迟装置d2和第三延迟装置d3。
第一延迟装置d1可将第一栅极信号vg10的截止时间延迟第一延迟时间t1并且产生第一栅极信号vg1。第二延迟装置d2可将第一栅极信号vg10的截止时间延迟第二延迟时间t2并且产生第二栅极信号vg2。第三延迟装置d3可将第一栅极信号vg10的截止时间延迟第三延迟时间t3并且产生第三栅极信号vg3。
例如,第一延迟装置d1、第二延迟装置d2和第三延迟装置d3中的每个可包括至少一个反相器、延迟器件,并且还可包括可变电容器装置。将参照图10、图11和图12描述具有以上配置的示例,但本公开不限于这样的配置。
图10是示出根据示例的延迟装置的示图。
参照图10,第一延迟装置d1、第二延迟装置d2或第三延迟装置d3可包括第一反相器i1和第二反相器i2。第一反相器i1和第二反相器i2可使输入栅极信号的截止时间延迟。例如,第一反相器i1和第二反相器i2可将输入信号延迟预定的延迟时间并输出该信号。
图11是示出根据示例的延迟装置的示图。
参照图11,第一延迟装置d1、第二延迟装置d2或第三延迟装置d3可包括第一反相器i1和第二反相器i2以及可变电容器电路cv1。
第一反相器i1和第二反相器i2可使输入栅极信号的截止时间延迟。可变电容器电路cv1可连接到第一反相器i1的输入级或输出级,并且/或者可连接到第二反相器i2的输入级或输出级,并且/或者可连接在第一反相器i1和第二反相器i2之间,并且可被配置为响应于控制信号通过改变电容来调节延迟时间。例如,如图11中所示,可变电容器电路cv1可连接在第一反相器i1的输出级与第二反相器i2的输入级之间,可响应于控制信号vc而通过改变电容来调节延迟时间。
延迟装置的实施例配置可以不限于图10和图11中的示例。可采用能够使开关时间延迟的任意电路或装置作为延迟装置。
图12是示出图9中的延迟电路的示例的示图。
参照图9和图12,延迟电路140可包括第一延迟装置d1、第二延迟装置d2和第三延迟装置d3。
作为示例,第一延迟装置d1可包括第一反相器i1,第二延迟装置d2可包括第二反相器i2、第一可变电容器电路cv1和第三反相器i3,第三延迟装置d3可包括第四反相器i4、第二可变电容器电路cv2和第五反相器i5。
参照图12,可根据第一电压v1和第二电压v2确定第一栅极信号vg1的导通电平电压和截止电平电压,可根据第三电压v3和第四电压v4确定第二栅极信号vg2的导通电平电压和截止电平电压,并且可根据第五电压v5和第六电压v6确定第三栅极信号vg3的导通电平电压和截止电平电压。例如,v1、v3和v5可以是vdd电压,v2、v4和v6可以是vss电压。
时钟馈通的影响可能主要由多个堆叠的晶体管中的最后进入导通状态的晶体管引起。因此,v1至v6的电平可根据晶体管进入截止状态的顺序来不同地设定。例如,v3和v4可设置为比v1和v2低0.2v,并且v5和v6可设定为低于v3和v4。
图13是示出根据示例的栅极信号的示图。
参照图8和图13,延迟电路140可将第一栅极信号vg10的截止时间延迟第一延迟时间t1并且产生第一栅极信号vg1,并且可将第一栅极信号vg10的截止时间延迟第二延迟时间t2并产生第二栅极信号vg2。
例如,第一延迟时间t1可与第二延迟时间t2不同。
图14是示出根据示例的栅极信号的示图。图15是示出根据示例的栅极信号的示图。
参照图13、图14和图15,多个开关中的一个可比其他开关更早地截止。
参照图9和图14,例如,截止时间的顺序可以是第一栅极信号vg1、第二栅极信号vg2和第三栅极信号vg3。作为示例,延迟电路140可将第一栅极信号vg10的截止时间延迟第一延迟时间t1并产生第一栅极信号vg1,可将第一栅极信号vg10的截止时间延迟第二延迟时间t2并产生第二栅极信号vg2,并且将第一栅极信号vg10的截止时间延迟第三延迟时间t3并产生第三栅极信号vg3。
参照图9和图15,例如,截止时间的顺序可以是第二栅极信号vg2、第一栅极信号vg1和第三栅极信号vg3。作为示例,延迟电路140可将第一栅极信号vg10的截止时间延迟第一延迟时间t1并产生第二栅极信号vg2,可将第一栅极信号vg10的截止时间延迟第二延迟时间t2并产生第一栅极信号vg1,并且可将第一栅极信号vg10的截止时间延迟第二延迟时间t2并产生第三栅极信号vg3。
参照图14和图15,关于栅极信号中的每个的导通电平电压与截止电平电压之间的电压差δv,电压差δv1、δv2和δv3中的至少一个可与其他电压差不同。例如,第一个截止的晶体管的δv(导通电平电压-截止电平电压)可低于此后截止的晶体管的δv。
图16是示出根据示例的应用射频开关电路的单刀双掷(spdt)开关的示图。图17是示出图16中的spdt开关的开关时序的示图。
图16中示出的spdt开关可包括:第一串联开关组sw1,包括第一晶体管m1和第二晶体管m2;第二串联开关组sw2,包括第三晶体管m3和第四晶体管m4;第一分路开关组sw3,包括第五晶体管m5和第六晶体管m6;以及第二分路开关组sw4,包括第七晶体管m7和第八晶体管m8。
分别提供给多个开关组的栅极信号vg1至vg8可基于栅极信号vg10被确定为具有延迟了预定的延迟时间的截止时间。
参照图16和图17,第一开关组sw1可由第一开关组信号ssw1控制,第二开关组sw2可由第二开关组信号ssw2控制,第三开关组sw3可由第三开关组信号ssw3控制,第四开关组sw4可由第四开关组信号ssw4控制。第一开关组信号ssw1可包括第一栅极信号vg1和第二栅极信号vg2,第二开关组信号ssw2可包括第三栅极信号vg3和第四栅极信号vg4,第三开关组信号ssw3可包括第五栅极信号vg5和第六栅极信号vg6,并且第四开关组信号ssw4可包括第七栅极信号vg7和第八栅极信号vg8。例如,第一开关组sw1至第四开关组sw4中的每个可包括两个栅极信号,并且两个栅极信号可具有特定的延迟时间δt和特定的电压差δv。
例如,第一开关组sw1至第四开关组sw4可具有如下所述的导通-截止顺序,以显著减小时钟馈通的影响。
作为示例,如图17中示出的,在第一开关组信号ssw1转变为截止电平之前,第二开关组信号ssw2和第四开关组信号ssw4可处于导通电平电压,然后第一开关组信号ssw1可处于截止电平电压,第三开关组信号ssw3可处于截止电平电压。
随后的导通电平转换的顺序可以是:在第二开关组信号ssw2处于截止电平电压之前,第一开关组信号ssw1和第三开关组信号ssw3可处于导通电平电压,然后第二开关组信号ssw2可处于截止电平电压,第四开关组信号ssw4可处于截止电平电压。
图18是示出根据示例的与栅极信号的延迟时间相关的仿真结果的示图。
参照图18,“vg(v)”是栅极信号的电压,“rfin(v)”是输入信号的电压,“rfout1(v)”是一般开关电路的输出信号的电压,“rfout2(v)”是根据示例的开关电路的输出信号的电压。
当参照图18和图19中的rfin(v)将rf输出(rfout2(v))与一般rf输出(rfout1(v))比较时,射频开关电路的栅极信号的延迟时间td2(延迟约0.32μs)短于一般射频开关电路的栅极信号的延迟时间td1(延迟约1.27μs),并且因此减小了开关延迟。
图19是示出取决于延迟单元的存在的时钟馈通的影响的曲线图。
参照图19,关于两个开关之间的节点a(图6a中的节点a)中的电压,当未应用延迟电路时,如曲线图g10示出的,影响是显著的,而当应用延迟电路时,如曲线图g20示出的,影响减小。
根据前述示例,通过使用延迟电路不同地设定多个栅极信号的开关时间(截止时间或导通时间),可防止开关装置之间的连接节点中的突然的高阻抗,并且因此可减小时钟馈通的影响。
虽然本公开包括特定的示例,但是在理解本申请的公开内容之后将显而易见的是,在不脱离权利要求及其等同物的精神和范围的情况下,可在这些示例中做出形式和细节上的各种改变。在此所描述的示例将仅被视为描述性意义,而非出于限制的目的。在每个示例中的特征或方面的描述将被认为可适用于其他示例中的类似的特征或方面。如果以不同的顺序执行描述的技术,和/或如果以不同的方式组合描述的系统、架构、装置或者电路中的组件,和/或用其他组件或者它们的等同物来替换或者补充描述的系统、架构、装置或者电路中的组件,则可获得适当的结果。因此,本公开的范围不由具体实施方式限定,而是由权利要求及其等同物限定,并且在权利要求及其等同物的范围内的所有变化将被解释为被包括在本公开中。