一种提高测速应答机相参转发信号相位精度的设计方法与流程

本发明涉及航天测控技术领域，特别涉及一种提高测速应答机相参转发信号相位精度的设计方法。

背景技术：

相参转发体制多应用于航天测控领域，一般需要在卫星、火箭等航天飞行器中使用应答机，配合地面雷达或者是卫星信号实现相参转发，完成测控任务，比如c波段连续波应答机、s波段测控应答机、探测器用ka波段应答机等。随着数字化技术的发展，数字化应答机逐步成为应答机主流，通过与fpga结合，使用数字相参转发模式实现相参频率的转发。因此，降低转发信号相位误差，提高测量精度和可靠性为应答机提高性能指标的主要需求之一。

目前，影响相参转发信号相位精度的因素主要有两个：

一个是应答机硬件性能，如元器件性能引入的相位误差，主要为频率源稳定度指标对转发信号相位误差带来的影响，该因素受限于元器件性能，不能通过设计的方法进行抑制；

另外一个是在软件数字处理过程中，对频率的数字量化引入的频率误差，该误差可通过程序优化得到一定的约束。

本设计针对第二个影响因素进行分析，从程序算法优化的角度提高转发信号相位精度，平衡软件资源占用率、相位误差以及元器件性能引入误差之间的关系，该方法实用性较强，通过数字处理的优化可以明显提高转发精度，在测速应答机中进行推广应用。

《应答机测距精度的提高方法》(专利号cn105548995a，发明人李召飞、陈霞)提出了应答机测距精度的提高方法。该方法通过在fpga芯片内编程实现时钟补偿功能，使用fpga系统时钟作为下行链路的调制时钟，通过dds产生发码时钟，并产生下行链路同步后沿脉冲，用于同步采样上行链路信号，该方法结合数字算法，通过时钟同步提高应答机的测距精度。但是该方法主要针对测距精度进行分析，未提出结合硬件元器件性能分析数字处理部分，也未涉及测速应答机相参转发信号相位精度的提高方法。

技术实现要素：

为了克服现有技术中的不足，本发明提供一种提高测速应答机相参转发信号相位精度的设计方法，能够降低相参转发信号的系统误差和随机误差，提高转发精度。

为了达到上述发明目的，解决其技术问题所采用的技术方案如下：

一种提高测速应答机相参转发信号相位精度的设计方法，包括以下步骤：

步骤1：根据量化误差与转发信号相位误差之间的关系，得到影响相位误差的关键变量，结合测速应答机技术要求，计算得到关键变量的位宽选择范围下限；

步骤2：结合频率源元器件的稳定度指标对应算出关键变量位宽选择范围上限；

步骤3：根据计算出的上下限范围可以取到合适的变量位宽，实现在不浪费资源使用率的条件下使测速应答机相位误差受限于晶体振荡器外部元器件的硬件指标，减少相位误差影响因素。

进一步的，在步骤1中，在fpga中的各参数量化之后，输出中频转发信号

式中，ρ为量化后的中频信号转发比，fclk为本振时钟频率，kpll为信号锁定后接收锁相环输出频率控制字，n为增益控制产生的截位位数，bdds为dds输出位宽；

理想情况下，信号处理运算应为各参数的量化值加上对应舍去的误差部分，即理想的中频转发信号为

式中，kit为中频转发输出信号的频率控制字，εdds为输出频率量化引入误差；

同时，信号锁定之后得到的信号频率控制字为kit＝(ρ+ερ)·(kpll+εpll)/2ⁿ，

式中，ερ为转发比误差，εpll为数字锁相环中环路振荡器数字量化引入的误差；

记εfpga＝fit0-fit为fpga计算产生的相位误差，有

其中，bpll为信号锁定后接收锁相环输出频率控制字位宽，bdds为dds输出位宽，bρ为转发比量化位宽，fclk为本振时钟频率，在本振时钟频率固定的情况下，影响应答机转发信号相位误差的关键变量为bpll、bdds、bρ，通过提高关键变量数字量化位数，减少量化后舍弃的小数部分导致的频率误差。

进一步的，在步骤1中，进一步结合应答机转发信号相位精度的技术指标要求，计算fpga中影响相位精度的关键变量bpll、bdds、bρ的位宽值，即选择范围下限。

进一步的，在步骤2中，根据频率源元器件的稳定度指标，计算出引入的相位误差εcomp，当应答机转发信号相位精度取(1/3)·εcomp时，结合fpga中关键变量量化位宽与相位误差的关系式，算出相位精度仅受限于频率源稳定度时对应的关键变量位宽值。

进一步的，在步骤3中：

当数字处理中的关键变量位宽选择超过根据技术指标要求计算得到的变量位宽最小值时，即可满足应答机转发信号相位精度指标，继续优化进而提高转发相位精度；

当关键变量位宽超过根据频率源元器件稳定度指标计算得到的变量位宽值时，在数字计算部分，应答机转发信号的相位精度会有所提高，且已开始受限于频率源稳定度指标。

本发明由于采用以上技术方案，使之与现有技术相比，具有以下的优点和积极效果：

1、本发明通过对影响测速应答机相参转发信号相位精度的软件部分进行分析，得到影响测速应答机转发信号相位精度的关键变量，结合应答机技术指标要求以及元器件性能指标对关键变量进行计算，得到数字量化部分关键变量位宽的选择范围，提高转发信号的相位精度。

2、本发明提供了一种基于数字处理的变量位宽选取方法，可降低应答机转发信号相位误差，选取合理位宽的计算变量，结合频率源元器件稳定性性能指标进行分析，实现在不浪费)3*$资源使用率的条件下使转发信号的系统误差和随机误差仅受限于频率源稳定度等外部硬件指标，具有工程实用性，可显著降低相位误差，提高测速应答机转发信号的精度。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单的介绍。显而易见，下面描述中的附图仅仅是本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。附图中：

图1是本发明一种提高测速应答机相参转发信号相位精度的设计方法所描述的数字相参转发流程框图；

图2是本发明一种提高测速应答机相参转发信号相位精度的设计方法的流程示意图。

具体实施方式

以下将结合本发明的附图，对本发明实施例中的技术方案进行清楚、完整的描述和讨论，显然，这里所描述的仅仅是本发明的一部分实例，并不是全部的实例，基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明的保护范围。

参阅图1，为本发明所描述的数字相参转发流程框图。根据本发明，经过下变频后的中频接收信号通过由数字鉴相器、环路滤波器、数控振荡器构成的全数字锁相环进行相位跟踪，相位锁定后，环路滤波器输出与接收信号频率相等的频率控制字，通过中频信号转发比ρ对频率控制字进行计算得到转发的信号频率控制字，通过增益控制后输入至数控振荡器中生成中频转发信号进行输出，整个流程在晶振提供的时钟fclk下进行。

如图2所示，本发明公开了一种提高测速应答机相参转发信号相位精度的设计方法，包括以下步骤：

步骤1：根据量化误差与转发信号相位误差之间的关系，得到影响相位误差的关键变量，结合测速应答机技术要求，计算得到关键变量的位宽选择范围下限；

步骤2：结合频率源元器件的稳定度指标对应算出关键变量位宽选择范围上限；

步骤3：根据计算出的上下限范围可以取到合适的变量位宽，实现在不浪费资源使用率的条件下使测速应答机相位误差受限于晶体振荡器外部元器件的硬件指标，减少相位误差影响因素。

在相参转发计算过程中，数字量化舍去的部分必然会引入计算相位误差。在所描述的方法中，对输入信号的频率锁定、转发计算以及截位、输出等处理均通过对应频率控制字计算得到。具体的，在步骤1中，在fpga中的各参数量化之后，输出中频转发信号

式中，ρ为量化后的中频信号转发比，fclk为本振时钟频率，kpll为信号锁定后接收锁相环输出频率控制字，n为增益控制产生的截位位数，bdds为dds输出位宽；

理想情况下，信号处理运算应为各参数的量化值加上对应舍去的误差部分，即理想的中频转发信号为

式中，kit为中频转发输出信号的频率控制字，εdds为输出频率量化引入误差；

同时，信号锁定之后得到的信号频率控制字为kit＝(ρ+ερ)·(kpll+εpll)/2ⁿ，

式中，ερ为转发比误差，εpll为数字锁相环中环路振荡器数字量化引入的误差；

结合理想转发信号和实际转发信号表达式可得到输出误差记信号锁定后锁相环输出频率控制字位宽为bpll，转发比量化位宽为dρ，由于忽略误差表达式中的高阶项可得到影响误差的主要变量为即当fclk确定后，转发频率误差主要由环路振荡器频率、dds输出频率以及转发比量化误差决定。

其中，bpll为信号锁定后接收锁相环输出频率控制字位宽，bdds为dds输出位宽，bρ为转发比量化位宽，fclk为本振时钟频率，在本振时钟频率固定的情况下，影响应答机转发信号相位误差的关键变量为bpll、bdds、bρ，通过提高关键变量数字量化位数，减少量化后舍弃的小数部分导致的频率误差。

进一步的，在步骤1中，进一步结合应答机转发信号相位精度的技术指标要求，计算fpga中影响相位精度的关键变量bpll、bdds、bρ的位宽值，即选择范围下限。

进一步的，在步骤2中，根据频率源元器件的稳定度指标，计算出引入的相位误差εcomp，当应答机转发信号相位精度取(1/3)·εcomp时，结合fpga中关键变量量化位宽与相位误差的关系式，算出相位精度仅受限于频率源稳定度时对应的关键变量位宽值。

进一步的，在步骤3中：

当数字处理中的关键变量位宽选择超过根据技术指标要求计算得到的变量位宽最小值时，即可满足应答机转发信号相位精度指标，但是可继续优化，提高转发相位精度；

当关键变量位宽超过根据频率源元器件稳定度指标计算得到的变量位宽值时，在数字计算部分，转发信号的相位精度会有所提高，但是应答机转发信号的相位精度已开始受限于频率源稳定度指标，所以继续提高数字变量位宽并不会优化应答机转发信号的相位精度，反而会消耗软件资源，提高软件资源使用率。

实施例：

以相位误差≤10°/s的产品设计指标要求为例，结合误差计算公式可得到在环路振荡器频率、dds输出频率以及转发比量化位数在取34bit时即可满足设计指标；再结合目前晶振(频率源)稳定性指标1×10^-11/10ms，在100mhz时钟条件下得到晶振的相位误差为0.001hz。根据误差表达式可以得到当锁相环以及转发比变量、输出dds的位宽为40位时，数字转发计算模块的相位误差为0.00027hz，小于晶振引入的相位误差的1/3，故fpga中数字量化变量位宽可取范围为[34：40]。在计算转发信号的过程中，选择使用位宽为40bit的频率控制字及量化转发比产生转发信号，此时可以在软件资源占用率最小的情况下减少fpga数字计算对转发信号相位精度的影响，使影响相位精度的因素受限于晶振稳定度指标，实现测速应答机相参转发相位精度的提高。

以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。