基于激光诱导荧光信号的束型原子钟频率锁定装置

本发明涉及原子钟频率锁定领域，特别是涉及一种基于激光诱导荧光信号的束型原子钟频率锁定装置。

背景技术：

1967年第13届国际计量大会定义“秒是铯133原子基态的两个超精细能级之间无扰跃迁所对应的辐射的9192631770个周期所持续的时间”，这标志着世界进入了原子时时代。原子时由原子钟产生和保持，原子钟种类繁多，但束型原子钟是目前工程原子钟家族唯一能提供准确度指标的原子钟，且其长期频率稳定度优异，频率漂移甚至可以低至忽略不计。

根据所需原子态产生的物理机制不同，束型原子钟可分为磁选态和光抽运两种类型。其中，磁选态束型原子钟已工程化，在国际标准时间和各国标准时间产生、导航定位等多领域发挥了重要作用。然而，其原子利用率仅为1/16(对于铯原子束钟)，信噪比受限，难以进一步提高稳定度等核心指标。

随着激光技术的发展，尤其是激光稳频技术诞生后，利用激光进行原子态制备和原子能级检测的光抽运束型原子钟应运而生。该类型原子钟的原子利用率理论值可达100％，故而能够进一步提高稳定度等指标。目前，中国、美国、日本、瑞士等国家均在深入开展新型光抽运束型原子钟研制，该类型原子钟稳定度理论上较磁选态原子钟高一个量级左右，是未来束型原子钟的发展趋势。

如上，光抽运束型原子钟较磁选态束型原子钟具有潜在频率稳定度更高的优势，但二者钟频信号获取有所不同。后者利用传统电子倍增器输出的弱电流为鉴频信号，该器件需要施加高压，寿命有限且易受电压波动的影响，效率较低；前者采用原子受激产生的荧光来获取钟频信号，规避了电子倍增器的缺点，谱线纯净稳定，同时提高了检测效率。

光抽运束型原子钟的荧光信号及其转换的电流信号极为微弱，需使用高输入阻抗放大器予以处理，易受环境干扰，且信号上叠加了稳频使用的调制信号，对放大器的带宽也提出了较高要求。

综上所述，因束型原子钟的指标极高，对系统的噪声、稳定性、可靠性、运算速度都有非常苛刻的限制。因此，如何降低系统的噪声，提高束型原子钟频率信号指标的稳定性和准确度成为目前亟待解决的问题。

技术实现要素：

基于此，有必要提供一种基于激光诱导荧光信号的束型原子钟频率锁定装置，以提高锁定装置的信噪比，实现将压控晶振的输出频率高信噪比地锁定于原子跃迁频率，从而提高晶振输出频率的稳定性和准确度。

为实现上述目的，本发明提供了如下方案：

基于激光诱导荧光信号的束型原子钟频率锁定装置，包括：

电源模块，用于将外界输入电源变换为内部模块需要的电源电压，以及将数字地和模拟地分开，以分开提供数字电源和模拟电源；所述内部模块为与所述电源模块连接的模块；

荧光信号转换模块，与所述电源模块连接，用于将原子束管内由激光诱导产生的荧光信号转换为电压信号；所述电压信号包括一路直流电压信号和至少一路交流电压信号；

数字运算模块，与所述电源模块和所述荧光信号转换模块连接，用于由所述电压信号生成纠偏信号；

纠偏信号输出模块，与所述电源模块和所述数字运算模块连接，用于输出所述纠偏信号，以控制压控晶振的输出频率。

可选的，所述电源模块包括：

直流电源输入模块，用于连接外界输入电源，以提供+24v的电源电压；

第一dc变换模块，与所述直流电源输入模块连接，用于对所述+24v的电源电压进行转换，以输出第一路电源；所述第一路电源为+12v的模拟电源；

第二dc变换模块，与所述直流电源输入模块连接，用于对所述+24v的电源电压进行转换，以输出+5v的电压信号；

第三dc变换模块，与所述第二dc变换模块连接，用于对所述+5v的电压信号进行转换，以输出第二路电源；所述第二路电源包括+5v的数字电源和+3.3v的数字电源；

第四dc变换模块，与所述第二dc变换模块连接，用于对所述+5v的电压信号进行转换，以输出第三路电源；所述第三路电源为-5v的模拟电源；

第五dc变换模块，与所述第二dc变换模块连接，用于对所述+5v的电压信号进行转换，以输出第四路电源；所述第四路电源包括+5v的模拟电源和+3.3v的模拟电源。

可选的，所述直流电源输入模块包括ao4423芯片和1812l075芯片；所述ao4423芯片的5引脚连接外界输入电源，所述ao4423芯片的5引脚与4引脚之间连接阻容滤波网络，所述ao4423芯片的1引脚作为输出端连接所述1812l075芯片的1引脚，所述1812l075芯片的2引脚用于提供+24v的电源电压；

所述第一dc变换模块包括第一tps7a49芯片；所述第一tps7a49芯片的8引脚连接所述+24v的电源电压，所述第一tps7a49芯片的1引脚输出+12v的模拟电压，所述第一tps7a49芯片的1引脚和2引脚之间连接配置电路；

所述第二dc变换模块包括tps54160adgq芯片；所述tps54160adgq芯片的2引脚连接所述+24v的电源电压，所述tps54160adgq芯片的7引脚、8引脚及10引脚之间设定的电阻电容使得所述tps54160adgq芯片的10引脚输出+5v的电压信号；

第三dc变换模块包括b0505xt-1wr芯片和tps7333qd芯片；所述b0505xt-1wr芯片的2引脚连接所述+5v的电压信号；所述b0505xt-1wr芯片的5引脚输出+5v的数字电源；所述b0505xt-1wr芯片的5引脚作为输出端连接所述tps7333qd芯片的4引脚，所述tps7333qd芯片的5引脚输出+3.3v的数字电源；

第四dc变换模块包括lm2664芯片和tps7a30芯片；所述lm2664芯片的5引脚连接所述+5v的电压信号，所述lm2664芯片的2引脚输出一个负电压，所述lm2664芯片的2引脚作为输出端连接所述tps7a30芯片的8引脚，所述tps7a30芯片的1引脚输出-5v的模拟电源；

第五dc变换模块包括第二tps7a49芯片和tps793芯片；所述第二tps7a49芯片的8引脚连接所述+5v的电压信号，所述第二tps7a49芯片的1引脚、2引脚与4引脚间设定的电阻电容使得所述第二tps7a49芯片的1引脚输出+5v的模拟电源；所述第二tps7a49芯片的1引脚作为输出端连接所述tps793芯片的1引脚，所述tps793芯片的5引脚输出+3.3v的模拟电源。

可选的，所述荧光信号转换模块，具体包括：

光电转换器，用于将原子束管内由激光诱导产生的荧光信号转换为荧光电流信号；

前置放大器，用于将所述荧光电流信号转换为一路直流电压信号和至少一路交流电压信号。

可选的，所述前置放大器，具体包括：

流压转换放大器，用于将所述荧光电流信号转换为荧光电压信号；

反相放大器，与所述流压转换放大器连接，用于对所述荧光电压信号进行反相、放大和消除偏置；

消偏置电压生成器，与所述反相放大器连接，用于为所述反相放大器提供消偏置电压；

直流通路，与所述反相放大器连接，用于对所述反相放大器输出的信号进行直流放大和低通滤波，以向所述数字运算模块提供直流电压信号；

交流通路，与所述反相放大器连接，用于对所述反相放大器输出的信号进行交流放大和高通滤波，以向所述数字运算模块提供交流电压信号。

可选的，所述数字运算模块，具体包括：

模拟开关，与所述荧光信号转换模块连接，用于对所述直流电压信号和所述交流电压信号分时；

模数转换器，与所述模拟开关连接，用于对通过所述模拟开关输入的直流电压信号和交流电压信号分别进行模数转换，得到数字直流信号和数字交流信号；

arm控制器，通过磁耦合器与所述模数转换器连接，用于根据所述数字直流信号和所述数字交流信号生成纠偏信号。

可选的，所述纠偏信号输出模块，具体包括：

数模转换器，与所述数字运算模块连接，用于对所述纠偏信号进行数模转换，得到纠偏模拟信号；

输出信号调理电路，与所述数模转换器连接，用于对所述纠偏模拟信号放大，以控制压控晶振的输出频率。

可选的，所述流压转换放大器为opa124芯片；

所述反相放大器为第一op27芯片；

所述消偏置电压生成器包括lt1027芯片和第二op27芯片；所述lt1027芯片用于提供正消偏置电压；所述第二op27芯片与所述lt1027芯片连接，所述第二op27芯片用于使所述正消偏置电压反相，以提供负消偏置电压；

所述直流通路为第一op184芯片；

所述交流通路包括级联的第一op284芯片和第二op284芯片。

可选的，所述模拟开关为adg704芯片；

所述模数转换器为ad7685芯片；

所述arm控制器包括stm32f405芯片、第一sn74ahc1g09芯片和第二sn74ahc1g09芯片；所述stm32f405芯片的8引脚与所述第一sn74ahc1g09芯片的1引脚连接，所述stm32f405芯片的5引脚与第二sn74ahc1g09芯片的4引脚连接。

可选的，所述数模转换器为ad5663芯片；所述输出信号调理电路为第二op184芯片。

与现有技术相比，本发明的有益效果是：

本发明提出了基于激光诱导荧光信号的束型原子钟频率锁定装置，设置电源模块，将外界输入电源转换为内部模块所需的电源电压，以及将数字地和模拟地分开，以区分数字电源和模拟电源，这样对电源进行划分，能避免与电源连接的各个模块在信号传输时通过电源互相串扰，提高了束型原子钟频率锁定装置的信噪比，实现了将压控晶振的输出频率高信噪比地锁定于原子跃迁频率，从而提高了晶振输出频率的稳定度和准确度。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例提供的基于激光诱导荧光信号的束型原子钟频率锁定装置的结构图；

图2为本发明实施例提供的电源模块的结构框图；

图3为本发明实施例提供的直流电源输入模块的电路原理图；

图4为本发明实施例提供的第一dc变换模块的电路原理图；

图5为本发明实施例提供的第二dc变换模块的电路原理图；

图6为本发明实施例提供的第三dc变换模块的电路原理图；

图7为本发明实施例提供的第四dc变换模块的电路原理图；

图8为本发明实施例提供的第五dc变换模块的电路原理图；

图9为本发明实施例提供的前置放大器的结构框图；

图10为本发明实施例提供的流压转换放大器的电路原理图；

图11为本发明实施例提供的消偏置电压生成器的电路原理图；

图12为本发明实施例提供的直流通路的电路原理图；

图13为本发明实施例提供的交流通路的电路原理图；

图14为本发明实施例提供的消偏置电压生成器中max6350芯片u3的电路原理图；

图15为本发明实施例提供的数字运算模块的结构框图；

图16为本发明实施例提供的模拟开关的电路原理图；

图17为本发明实施例提供的模数转换器的电路原理图

图18为本发明实施例提供的arm控制器的电路原理图；

图19为本发明实施例提供的电压跟随器的电路原理图；

图20为本发明实施例提供的磁耦合器的电路原理图；

图21为本发明实施例提供的arm控制器的外围电路的电路原理图；

图22为本发明实施例提供的纠偏信号输出模块的结构框图；

图23为本发明实施例提供的数模转换器的电路原理图；

图24为本发明实施例提供的输出信号调理电路的电路原理图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。

本实施例中提供的基于激光诱导荧光信号的束型原子钟频率锁定装置可用于束型原子钟输出的频率信号的锁定，锁定是将压控晶振的输出频率锁定于更为稳定的原子跃迁频率，以提高晶振输出频率的稳定性。该锁定装置为低噪声嵌入式电路系统，图1为本发明实施例提供的基于激光诱导荧光信号的束型原子钟频率锁定装置的结构图，参见图1，所述锁定装置，包括：

电源模块，用于将外界输入电源转换为内部模块所需的电源电压，以及将数字地和模拟地分开，以分开提供数字电源和模拟电源；所述内部模块为与所述电源模块连接的模块(荧光信号转换模块、数字运算模块和纠偏信号输出模块)。所述电源模块将外界输入电源转换为内部器件所需要的一系列电压，要求纹波系数、噪声等指标尽可能低，本实施例将数字电源和模拟电源分开，能避免与电源连接的各个模块在信号传输时通过电源互相串扰，提高束型原子钟频率锁定装置的信噪比，从而提高晶振输出频率的稳定性和准确度。

荧光信号转换模块，与所述电源模块连接，用于将原子钟内部密封的原子束管内由激光诱导产生的荧光信号转换为电压信号；所述电压信号包括一路直流电压信号和至少一路交流电压信号，荧光信号的强弱反应了发生目标能级跃迁的原子数量的多少。真空密封原子束管为束型原子钟的物理系统，其内部由原子炉、微波腔(含磁场线圈)、磁屏蔽、荧光收集器等部件构成。原子炉加热到100℃左右后喷射出的高准直原子束在激光激发下发生能级跃迁，再经过与微波场和静磁场联合作用后发生钟跃迁。进入荧光收集器且参与了钟跃迁的原子，在另一束激光作用下发出荧光信号。该荧光信号反应了晶振当前输出信号倍频到原子跃迁频率后，与真实的原子跃迁频率之间的差异，为密封原子束管的输出信号。

数字运算模块，与所述电源模块和所述荧光信号转换模块连接，用于由所述电压信号生成纠偏信号。

纠偏信号输出模块，与所述电源模块和所述数字运算模块连接，用于输出所述纠偏信号，所述纠偏信号为一时变电压信号，以实时控制压控晶振的输出频率，达到将压控晶振的输出频率锁定于原子跃迁信号频率的目的。

本实施例根据激光诱导产生的密封原子束管的荧光信号，实现对晶振输出的实时纠正，提高了晶振输出频率的稳定度与准确度。

作为一种可选的实施方式，本实施例的电源模块的实现原理为：外界输入典型值为+24v(可兼容+18v～+24v)的直流电源电压经过保护电路和两路dc变换模块，分别生成+5v电源和+12v电源。+5v电源再经过三路dc变换，生成三组电源。为避免数字电路部分和模拟电路部分的相互干扰，本实施例不仅将两部分的电源分开，地线也彻底分开。如图2所示，所述电源模块包括：

直流电源输入模块，用于连接外界输入电源，以提供+24v的电源电压。

第一dc变换模块，通过保护电路与所述直流电源输入模块连接，用于对所述+24v的电源电压进行转换，以输出第一路电源；所述第一路电源为+12v的模拟电源。所述第一路电源为所述荧光信号转换模块和所述纠偏信号输出模块供电。

第二dc变换模块，通过保护电路与所述直流电源输入模块连接，用于对所述+24v的电源电压进行转换，以输出+5v的电压信号。

第三dc变换模块，与所述第二dc变换模块连接，用于对所述+5v的电压信号进行转换，以输出第二路电源；所述第二路电源包括+5v的数字电源和+3.3v的数字电源。所述第二路电源为所述数字运算模块供电。

第四dc变换模块，与所述第二dc变换模块连接，用于对所述+5v的电压信号进行转换，以输出第三路电源；所述第三路电源为-5v的模拟电源。第三路电源为所述荧光信号转换模块供电。

第五dc变换模块，与所述第二dc变换模块连接，用于对所述+5v的电压信号进行转换，以输出第四路电源；所述第四路电源包括+5v的模拟电源和+3.3v的模拟电源。所述第四路电源为所述数字运算模块供电，所述第四路电源中的+5v的模拟电源为所述荧光信号转换模块和所述纠偏信号输出模块供电。

本实施例的电源模块将数字电源和模拟电源区分，采用模拟电源为模拟信号电路供电，采用数字电源为数字信号电路供电，对电源进行划分，能避免与电源连接的各个模块在信号传输时通过电源互相串扰的问题。

作为一种可选的实施方式，如图3所示，所述直流电源输入模块包括ao4423芯片u21和1812l075芯片u22；所述ao4423芯片u21的5引脚连接外界输入电源，所述ao4423芯片u21的5引脚与4引脚之间连接阻容滤波网络，所述ao4423芯片u21的1引脚作为输出端连接所述1812l075芯片u22的1引脚，所述1812l075芯片u22的2引脚用于提供+24v的电源电压。ao4423芯片u21为p沟道增强型场效应管。在实际应用中，外界输入电源进入u21的5引脚，同时该管引脚与u21的4引脚之间连接一个阻容滤波网络，从1引脚输出。输出电压经过作为自恢复保险丝的u22的1引脚进入，2引脚输出为整个电路板供电，供电电压为+24v。该直流电源输入模块具有电源滤波、防接反、过流保护等优点。同时，所述直流电源输入模块还可以加装电源上电指示灯。

如图4所示，所述第一dc变换模块包括第一tps7a49芯片u23；所述第一tps7a49芯片u23的8引脚连接所述+24v的电源电压，所述第一tps7a49芯片u23的1引脚输出+12v的模拟电压，所述第一tps7a49芯片u23的1引脚和2引脚之间连接配置电路。在实际应用中，第一路+24v的电源电压通过u23的8引脚，进入该直流电源变换芯片，在内部生成+12v电压，由1引脚经电阻r22输出，该芯片1引脚和2引脚之间连接有配置电路，确保输出电压稳定在+12v，偏差不大于±5％。该路电源输出后供后续芯片使用。

如图5所示，所述第二dc变换模块包括tps54160adgq芯片u26；所述tps54160adgq芯片u26的2引脚连接所述+24v的电源电压，所述tps54160adgq芯片u26的7引脚、8引脚及10引脚之间设定的电阻电容使得所述tps54160adgq芯片u26的10引脚输出+5v的电压信号。在实际应用中，第二路+24v的电源电压通过u26的2引脚，再根据该芯片7引脚、8引脚、10引脚间的电阻电容设定，于10引脚通过一个电感输出+5v的电压信号。该+5v电源再分成三路，通过第三dc变换模块、第四dc变换模块和第五dc变换模块产生另外几路电源电压。

如图6所示，第三dc变换模块包括b0505xt-1wr芯片u29和tps7333qd芯片u33；所述b0505xt-1wr芯片u29的2引脚连接所述+5v的电压信号；所述b0505xt-1wr芯片u29的5引脚输出+5v的数字电源；所述b0505xt-1wr芯片u29的5引脚作为输出端连接所述tps7333qd芯片u33的4引脚，所述tps7333qd芯片u33的5引脚输出+3.3v的数字电源。在实际应用中，第一路+5v的电压信号，通过u29的2引脚进入该芯片。该芯片为全隔离芯片，输入输出的电源和地线完全隔离。因此，该芯片5引脚输出的电源及4引脚地线和前级是完全分开的，因此，构建了一个独立与其他电源的数字电源和数字地，为整个系统的数字电路供电。5引脚输出的+5v的数字电源(+5v_digital)再通过芯片u33输出+3.3v的数字电源(+3.3v_d)，由u33的4引脚进入，5引脚输出。该芯片同时输出一路复位信号，供arm控制器上电复位。

如图7所示，第四dc变换模块包括lm2664芯片u30和tps7a30芯片u31；所述lm2664芯片u30的5引脚连接所述+5v的电压信号，所述lm2664芯片u30的2引脚输出一个负电压，所述lm2664芯片u30的2引脚作为输出端连接所述tps7a30芯片u31的8引脚，所述tps7a30芯片u31的1引脚输出-5v的模拟电源。在实际应用中，第二路+5v的电压信号，通过u30的5引脚进入该芯片，于2引脚输出一个负电压，再通过u31的8引脚进入该隔离芯片，实现一个电压隔离。该芯片的1引脚通过r99输出-5v的模拟电源(-5v_pwr)。

如图8所示，第五dc变换模块包括第二tps7a49芯片u32和tps793芯片u28；所述第二tps7a49芯片u32的8引脚连接所述+5v的电压信号，所述第二tps7a49芯片u32的1引脚、2引脚与4引脚间设定的电阻电容使得所述第二tps7a49芯片u32的1引脚输出+5v的模拟电源；所述第二tps7a49芯片u32的1引脚作为输出端连接所述tps793芯片u28的1引脚，所述tps793芯片u28的5引脚输出+3.3v的模拟电源。在实际应用中，第三路+5v的电压信号，通过u32的8引脚进入该芯片，再根据1引脚、2引脚、4引脚的阻容配置，于1引脚通过电阻r100输出+5v的模拟电源(+5v_pwr)，起到与前级隔离的作用。+5v_pwr通过u28的1引脚进入该芯片，在5引脚输出+3.3v_a的模拟电源。

至此，所有的电源电压配置完毕。该电源模块具备低噪声、低纹波系数、防接反、过流保护等特点，应用该电源模块的束型原子钟准确度能达到10^-13量级，长期稳定度能达到10^-14量级。

所述荧光信号转换模块，具体包括：

光电转换器，用于将原子束管内由激光诱导产生的荧光信号转换为荧光电流信号。前置放大器，用于将所述荧光电流信号转换为一路直流电压信号和至少一路交流电压信号。所述荧光信号转换模块通过光电转换器可以将荧光信号转换为na量级的弱电流信号，可有效降低激发光功率，从而相应减少杂散光噪声，通过前置放大器的消偏、滤噪和放大后，将直流电压信号和交流电压信号馈入模数转换器，供后级处理。

作为一种可选的实施方式，如图9所示，所述前置放大器，具体包括：

流压转换放大器，用于将所述荧光电流信号转换为荧光电压信号，该荧光电压信号反映了晶振当前输出信号倍频到原子跃迁频率后，与真实的原子跃迁频率之间的差异值，后续arm控制器中的误差生成算法根据该差异值计算生成纠偏信号，实时纠正晶振输出频率，最终使束型原子钟输出更加稳定和准确的原子频率信号。反相放大器，与所述流压转换放大器连接，用于对所述荧光电压信号进行反相、放大和消除偏置。消偏置电压生成器，与所述反相放大器连接，用于为所述反相放大器提供消偏置电压。直流通路，与所述反相放大器连接，用于对所述反相放大器输出的信号进行直流放大和低通滤波，以向所述数字运算模块提供直流电压信号。交流通路，与所述反相放大器连接，用于对所述反相放大器输出的信号进行交流放大和高通滤波，以向所述数字运算模块提供交流电压信号。

所述荧光信号转换模块的实现原理为：电流信号首先通过流压变换转变成电压信号，由于该类型放大器输出信号与输入信号反相，且带有杂散光引起的直流偏置，因此在后级使用添加了消除偏置功能的反相放大器将信号进行反相、放大、消除偏置并进一步进行滤波。为降低信号噪声，此处的消偏电压来源于高稳定度、低温漂的参考电压生成芯片。为适应算法要求，后级分直流通路和交流通路分别处理，并分别送入模数转换模块采样。

直流通路由一个运算放大器组成的同相比例放大器组成，其反馈电阻并联电容，实现低通滤波功能。交流通路由四级运算放大器构成，为确保采样时的相位准确，避免采样到相反的相位导致锁定失败，最后两个运放的输出在调试时是选择采用，前两个运放组成放大，并在相互间连接采用电容耦合，实现高通特性。

作为一种可选的实施方式，如图10所示，所述流压转换放大器为opa124芯片u18。所述反相放大器为第一op27芯片u20。如图11所示，所述消偏置电压生成器包括lt1027芯片u34和第二op27芯片u19；所述lt1027芯片u34用于提供正消偏置电压；所述第二op27芯片u19与所述lt1027芯片u34连接，所述第二op27芯片u19用于使所述正消偏置电压反相，以提供负消偏置电压。如图12所示，所述直流通路为第一op184芯片u2；通过所述op184芯片u2的2引脚与6引脚之间的阻容网络滤除所述反相放大器输出的信号中的交流成分并放大，得到直流电压信号。如图13所示，所述交流通路包括级联的第一op284芯片u11和第二op284芯片u12，u11a和u11b构成了u11，u12a和u12b构成了u12。所述消偏置电压生成器还包括max6350芯片u3，如图14所示。

在实际应用中，由激光诱导产生的荧光信号转变的电流，通过u18的2引脚进入该芯片，进行电流到电压的转换，转换结果由电流值大小和u18的1引脚和6引脚间的电阻决定，u18的3引脚与地之间的电阻和电容能降低一些噪声。由于是由运放的反相端输入，故此时输出信号与输入的电流信号反相。

反相后的电压信号通过u20的2引脚进入该运放，再次反相，并同时实现消除因杂散光带来的偏置电压和进一步放大的目的。为确保消偏效果，消偏电压可以为正电压也可以为负电压。正电压由基准电压产生芯片u34的4引脚产生，负电压通过芯片u19对u34的4引脚产生的正电压反相产生。正负电压再通过电阻r63、r64、r72、可变电阻r65等电阻网络产生可以手动调整的消偏电压，芯片u3的2脚输入外界电源电压，6脚输出低温漂、低噪声的+5v参考电压，供交流通路使用。

完成前两级放大并消偏滤波后的信号，同时包含了直流成分和交流成分，为适应后续的纠偏信号生成算法，需要对这两路信号分别进行采样。直流信号用来寻找需要锁定波形的极值点，交流信号进行实际锁定。

直流通路由含有低通滤波器的同相比例放大器组成，信号由u2的3引脚进入芯片，通过2引脚和6引脚间的阻容网络滤除交流成分，并同时根据阻容网络将直流成分进行放大，满足模数转换的电压要求。

交流通路由以芯片u11和u12为核心组成，这两个器件均为双运放，一个器件上有两个运算放大器，因此共有四个运算放大器组成。四个运算放大器级联组成高通滤波器和交流信号放大器。滤除直流成分的同时，实现对交流信号的放大，满足模数转换的电压要求。同时，为确保交流信号相位，此处同时输出两路相位差180°的交流信号，供算法选择。

作为一种可选的实施方式，如图15所示，所述数字运算模块，具体包括：

模拟开关，与所述荧光信号转换模块连接，用于对所述直流电压信号和所述交流电压信号分时。模数转换器，与所述模拟开关连接，用于对通过所述模拟开关输入的直流电压信号和交流电压信号分别进行模数转换，得到数字直流信号和数字交流信号。arm控制器，通过磁耦合器与所述模数转换器连接，用于根据所述数字直流信号和所述数字交流信号生成纠偏信号。由于系统包含数字部分和模拟部分，为避免互相干扰，使用磁耦合器连接模数转换器和arm控制器，可以将二者电源和地都彻底分离。

所述数字运算模块的实现原理为：前置放大器生成的直流信号和交流信号通过模拟开关分时进入模数转换器，转变为数字量，再经磁耦合器送入arm控制器，arm控制器内部运行的纠偏信号生成算法，根据数字直流信号和所述数字交流信号，生成的纠偏信号实时纠正晶振的输出，使其准确度和稳定度指标远优于晶振自由运转时的指标。同时，arm控制器也是该系统的中心控制模块，实现人机交互，可以由外界控制进行一些参数的调整。arm控制器生成纠偏信号的过程为：基于数字直流信号和所述数字交流信号，通过以数字正交解调为核心的误差信号生成算法得到晶振输出频率和原子跃迁频率(经频率变换为与晶振近同频)之间的差异，并根据该差异进行比例和积分运算，得到纠偏信号。

作为一种可选的实施方式，所述模拟开关为adg704芯片u4，其电路原理图如图16所示。所述模数转换器为ad7685芯片u5，其电路原理图如图17所示。所述arm控制器包括stm32f405芯片u7、第一sn74ahc1g09芯片u8和第二sn74ahc1g09芯片u13；所述stm32f405芯片u7的8引脚与所述第一sn74ahc1g09芯片u8的1引脚连接，所述stm32f405芯片u7的5引脚与第二sn74ahc1g09芯片u13的4引脚连接，其电路原理图如图18所示。

在实际应用中，前置放大器输出的两路互为反相的交流信号和一路直流信号，分别通过芯片u4的2引脚、4引脚、9引脚进入该模拟开关，模拟开关在管引脚1和管引脚2的控制下，分时导通三路信号，导通时机则由算法自动选择。

模拟开关的输出信号通过op184芯片u1的3引脚进入该芯片，该芯片为电压跟随器，输出电压随输入电压变化，主要用来完成阻抗变换，避免后级采样对前级信号的影响。且跟随器的电阻r4和电容c8构成低通滤波器，滤除一部分高频噪声。电压跟随器的电路原理图如图19所示。

跟随器输出进入芯片u5，进行模数转换。u5的3引脚接跟随器输出，6引脚、7引脚、8引脚为数字控制端口，通过这三个端口，arm控制器控制模数转换的时机，并将转换结果输入。1引脚接参考电压。

第一adum1410芯片u9、第二adum1410芯片u10和adum1201芯片u15构成磁耦合器的芯片，用于arm控制器控制模数转换器、数模转换器、模拟开关，磁耦合器的电路原理图如图20所示。其主要目的是将数字地和模拟地彻底分开，避免交叉干扰，降低系统噪声，提高频率锁定后的效果。u9、u10为同一型号的芯片，arm控制器的信号由3引脚、4引脚、5引脚、6引脚输入，控制芯片的信号由14引脚、13引脚、12引脚、11引脚输出。芯片u15为模数转换模块向arm控制器传递转换结果的管引脚，信号由其1引脚输入，2引脚输出。

其余为arm控制器的外围电路，如图21所示。芯片u14为eeprom芯片，用于保存相关设置，掉电后数据也不失效；j5为下载器接口，j4为外部通讯接口，预留了多路外部通讯接口，2脚和3脚为一组、6脚和7脚为一组、8脚和9脚为一组，一共三组。芯片u8为逻辑与门芯片，主要增加输出的fsk信号驱动负载能力。芯片u13与u8同样是逻辑与门芯片，为了减少对外界输入10mhz信号的电流需求。max3232芯片u6、第一nc7wz08k8x芯片u16、第二nc7wz08k8x芯片u17为通讯接口；图18中的r49、r53、s1为复位电路；d1、d2为工作指示灯；j2为控制器生成的fsk方波信号输出接口；j3为外部参考10mhz标准信号输入端口。

作为一种可选的实施方式，如图22所示，所述纠偏信号输出模块，具体包括：

数模转换器，与所述数字运算模块连接，用于对所述纠偏信号(数字纠偏信号)进行数模转换，得到纠偏模拟信号。输出信号调理电路，与所述数模转换器连接，用于对所述纠偏模拟信号放大，以控制压控晶振的输出频率。所述输出信号调理电路可以为运算放大器。

所述纠偏信号输出模块的实现原理为：arm控制器根据内置算法得到的是纠偏信号数字量，经由数模转换器转换为模拟电压信号，即得到纠偏模拟信号，该信号再经输出信号调理电路放大为与晶振压控端兼容的电压信号后，控制压控晶振输出频率变化，使得该频率更为稳定，从而实现晶振输出锁定于原子跃迁频率，显著提升束型原子钟频率信号指标的目的。

作为一种可选的实施方式，所述数模转换器为ad5663芯片u24，如图24所示；所述输出信号调理电路为第二op184芯片u27，如图24所示。

在实际应用中，arm控制器通过u24的4引脚、6引脚、7引脚、8引脚控制该数模转换器将纠偏信号转换为纠偏模拟信号，该信号由芯片的1引脚和2引脚同时输出。因为算法的缘故，这两路电压是不同的，一路用来粗调晶振频率，一路用来细调晶振频率，达到晶振频率调整又快又好的目标。

两路电压通过不同的权值电阻配比，通过芯片u27的3引脚进入该芯片，该芯片通过2引脚和6引脚间的阻容网络，实现对电压的放大和滤波处理，信号通过j8输出值晶振压控端，对晶振输出频率进行控制。

本实施例的基于激光诱导荧光信号的束型原子钟频率锁定装置，基于嵌入式技术实现，通过对激光诱导产生的微弱荧光信号的多重处理，实时纠正晶振的输出频率，使其准确度和稳定度指标显著提高。

束型原子钟长期稳定度已趋近于10^-15量级，对其频率锁定装置提出了极高要求，为此，锁定装置必须具有高信噪比，本实施例基于如下措施降低噪声，因而提升信噪比。一是电源模块的设计，将将外界输入电源分开，避免信号通过电源互相串扰，提高了信噪比；二是将电源地分为模拟地和数字地，二者之间无任何连接，提高了信噪比，并且模数转换和数模转换等跨接器件采用隔离芯片，也避免了干扰；三是采用多重滤波，在模块与模块之间、模块内部均进行滤波处理，将原子钟荧光信号的噪声及其他干扰噪声预滤除；四是实现了前置放大器对亚na量级电流的处理，可有效降低激发光功率，相应减少了杂散光噪声；五是采用多层板设计，地线和电源都设置为单独内电层，元器件布局精心调整，抑制电磁串扰。本实施例确保了频率锁定装置的低噪声性能，进而达到晶振输出频率高信噪比地锁定于更为准确的原子能级跃迁频率的目的。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。

本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处。综上所述，本说明书内容不应理解为对本发明的限制。