一种基于自举电容实现的高线性度的宽带输入缓冲器

1.本发明属于集成电路设计领域，尤其涉及一种基于自举电容实现的高线性度的宽带输入缓冲器。


背景技术：

2.随着集成电路的发展，市场越来越多需求高速高精度模数转换器。高速高精度模数转换器的前端采样保持电路需要的输入带宽与低频相比更广，从而使得在电路设计方面的挑战性不断上升。
3.传统的输入缓冲器如图1所示，其是由源跟踪器实现，这些缓冲器具有高输入阻抗和低输出阻抗。这些特性可以隔离由采样开关引起的反冲噪声，降低负载引起的非线性，并提供较大的带宽。但是缺点是：随着输入变化，漏极电流也会发生变化，从而导致gm、res等这些参数发生变化，产生非理想效应，即非线性效应。
4.参考图1，开关的非线性有两个主要原因：
5.第一，开关的导通电阻rs和电容是有限的，而且会随着输入而改变，从而影响开关的-3db带宽，且对于开关的-3db带宽，可以用如下表示：
[0006][0007]
第二，开关从闭合到关闭过程中，会产生时钟馈通，寄生电容电荷重新分配，减小其影响就是减小开关尺寸，并增大负载电容。
[0008]
因此，传统的输入缓冲器存在大信号下随着输入变化导致线性度下降，缓冲器自身带宽会随输入而改变，器件的寄生电容对线性度恶化等等问题。


技术实现要素：

[0009]
为了解决现有技术中存在的上述问题，本发明提供了一种基于自举电容实现的高线性度的宽带输入缓冲器。本发明要解决的技术问题通过以下技术方案实现：
[0010]
本发明提供的一种基于自举电容实现的高线性度的宽带输入缓冲器包括：
[0011]
开关φ_s、第一电容c1、第二电容c2、第三电容c3以及第四电容cl、电阻r1、第一mos管m1、第二mos管m2、第三mos管m3、第四mos管m4、第五mos管m5以及第六mos管m6；
[0012]
电源高电压vddh分别连接电阻r1的一端以及第一mos管m1的漏极，电阻r1的另一端连接第一电容c1的负端以及第一mos管m1的栅极；第一电容c1的正端与第二电容c2的正端、第三电容c3的正端以及连二mos管m2的栅极连接，并接入正弦输入电压vin；第二电容c2的负端连接第一mos管m1的源极以及第二mos管m2的漏极；第三电容c3的负端连接第三mos管m3的栅极、第五mos管m5的源极以及第六mos管m6的漏极；第五mos管m5的漏极连接第二mos管m2的源极以及开关φ_s的一端，开关φ_s的另一端连接第四电容cl的正端，第四电容cl的负端连接电源地；第五mos管m5的栅极连接第三mos管m3的漏极以及第四mos管m4的漏极；第六mos管m6的栅极接入第一输入电压vbn1；第三mos管m3的源极连接电源低电压vddl；
第四mos管m4的栅极接入第二输入电压vbn2；第四mos管m4的源极与第六mos管m6的源极以及电源地相连。
[0013]
可选的，电源高电压vddh以及电源低电压vddl为直流电源电压，电源低电压vddl为0.8v，电源高电压vddh为1.8v；正弦输入电压vin为正弦电压信号；第一输入电压vbn1以及第一输入电压vbn2为直流偏置电压，第一输入电压vbn1以及第一输入电压vbn2的大小不同。
[0014]
可选的，第一mos管m1、第二mos管m2、第四mos管m4、第五mos管m5以及第六mos管m6为pmos管，第三mos管m3为nmos管。
[0015]
可选的，第一电容c1、第二电容c2、第三电容c3以及第四电容cl的上极板一端为正端，下极板一端为负端。
[0016]
本发明提供的一种基于自举电容的宽带高线性度输入信号缓冲器，采用抽取电容c3技术、基于自举电容c1和交流浮空电阻r技术的输入管m2，低输出阻抗共源共栅结构组成，采用抽取电容技术的电容c3可以补偿高频大幅度正向输入时输入信号缓冲器的摆率，达到改善线性度的目的；同时低输出阻抗共源共栅结构可以降低输入缓冲器的输出阻抗，基于自举电容和交流浮空电阻技术保证了输入管的漏源电压恒定，消除了沟长调制效应，从而可以提升数模转化器adc的整体性能。
[0017]
以下将结合附图及实施例对本发明做进一步详细说明。
附图说明
[0018]
图1是本发明实施例提供的传统的输入缓冲器的结构示意图；
[0019]
图2是本发明实施例提供的一种基于自举电容实现的高线性度的宽带输入缓冲器的示意图。
具体实施方式
[0020]
下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
[0021]
如图2所示，本发明提供的一种基于自举电容实现的高线性度的宽带输入缓冲器包括：
[0022]
开关φs、第一电容c1、第二电容c2、第三电容c3以及第四电容cl、电阻r1、第一mos管m1、第二mos管m2、第三mos管m3、第四mos管m4、第五mos管m5以及第六mos管m6；
[0023]
电源高电压vddh分别连接电阻r1的一端以及第一mos管m1的漏极，电阻r1的另一端连接第一电容c1的负端以及第一mos管m1的栅极；第一电容c1的正端与第二电容c2的正端、第三电容c3的正端以及连二mos管m2的栅极连接，并接入正弦输入电压vin；第二电容c2的负端连接第一mos管m1的源极以及第二mos管m2的漏极；第三电容c3的负端连接第三mos管m3的栅极、第五mos管m5的源极以及第六mos管m6的漏极；第五mos管m5的漏极连接第二mos管m2的源极以及开关φs的一端，开关φs的另一端连接第四电容cl的正端，第四电容cl的负端连接电源地；第五mos管m5的栅极连接第三mos管m3的漏极以及第四mos管m4的漏极；第六mos管m6的栅极接入第一输入电压vbn1；第三mos管m3的源极连接电源低电压vddl；第四mos管m4的栅极接入第二输入电压vbn2；第四mos管m4的源极与第六mos管m6的源极以及
电源地相连。
[0024]
其中，第一mos管m1、第二mos管m2、第四mos管m4、第五mos管m5以及第六mos管m6为pmos管，第三mos管m3为nmos管。
[0025]
参考图2，本发明所示的宽带高线性度输入信号缓冲器有两个工作状态，分别为采样状态以及保持状态，当输入信号缓冲器处于采样状态时，开关φ_s闭合，输入信号被采样至cl的上极板。输入信号缓冲器在保持状态，开关φ_s断开，电容cl采样得到的信号被保持，并供后级adc量化。
[0026]
值得说明的是：第三mos管m3、第四mos管m4、第五mos管m5以及第六mos管m6始终工作在饱和区，电容c3将输入vin耦合到第五mos管的源极，产生电流i2去补偿i1，从而提高线性度。电容c2将输入vin耦合到第一mos管m1的源极，同时电容c1与电阻r1将输入vin耦合到第一mos管m1的栅极，因此第一mos管m1的栅源电压几乎保持不变。电容c1将输入vin耦合到第二mos管m2的漏极，因此第二mos管m2的漏源电压几乎保持不变。同时第五mos管m5的栅极与第三mos管m3和第四mos管m4的漏极连接，从而降低输出阻抗。
[0027]
本发明提供的一种基于自举电容的宽带高线性度输入信号缓冲器，采用抽取电容c3技术、基于自举电容c1和交流浮空电阻r技术的输入管m2，低输出阻抗共源共栅结构组成，采用抽取电容技术的电容c3可以补偿高频大幅度正向输入时输入信号缓冲器的摆率，达到改善线性度的目的；同时低输出阻抗共源共栅结构可以降低输入缓冲器的输出阻抗，基于自举电容和交流浮空电阻技术保证了输入管的漏源电压恒定，消除了沟长调制效应，从而可以提升数模转化器adc的整体性能。
[0028]
在本发明一种可选的实施例中，电源高电压vddh以及电源低电压vddl为直流电源电压，电源低电压vddl为0.8v，电源高电压vddh为1.8v；正弦输入电压vin为正弦电压信号；第一输入电压vbn1以及第一输入电压vbn2为直流偏置电压，第一输入电压vbn1以及第一输入电压vbn2的大小不同。
[0029]
在本发明一种可选的实施例中，第一电容c1、第二电容c2、第三电容c3以及第四电容cl的上极板一端为正端，下极板一端为负端。
[0030]
值得说明的是：本发明可以根据不同的工艺以及不同adc性能，对mos管、电容进行调节，作用是：提高输入缓冲器的线性度。
[0031]
在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
[0032]
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。