专利名称：数字显示数字式时间继电器的制作方法
技术领域：
本实用新型涉及一种数字式时阀继电器。
众所周知，时间继电器的发展已经进入了电子式的时代。首先发展的是模拟电子式时间继电器，它克服了电动式时间继电器时间设定误差大的缺点，而且无机械，但是，模拟电子式时间继电器的精度不够，在时间设定上需反复调节。随后发展起来的数字电子式时间继电器克服了模拟电子式时间继电器存在的缺点，它选择晶体振荡器做为时标信号源，用计数器对延时进行计数，具有时间控制准确的特点，但是，目前所见到的数字电子式时间继电器，其延时控制电路大多采用分立元件，制造工艺复杂，成本高；此外，它的延时范围选择单一，相应地精度难以提高。中国专利局《实用新型专利公报》一九八九年二月八日公开的一种数字式时间继电器(专利申请号87216336.9)就是如此。
本实用新型的目的是提供一种制造工艺简单、制造成本低、具有多种时基模式选择及工作模式选择功能的数字显示数字式时间继电器，该数字显示数字式时间继电器还具有秒脉冲显示功能。
本实用新型的目的是这样实现的。在现有的包括直流电源(1)、晶体振荡器(2)、预置值设定机构(3)、驱动电路(4)、执行机构(5)、显示电路(6)及延时控制电路(7)的数字显示数字式时间继电器基础上增设时基模式选择机构(8)、工作模式选择机构(9)，同时将由分立元件构成的延时控制电路(7)改进为集成电路，即延时控制电路(7)由一单片延时控制集成电路LM8427A构成，它的直流电源(1)为晶体振荡器(2)、执行机构(5)、显示电路(6)、延时控制电路(7)提供电源，晶体振荡器(2)做为时标信号源向延时控制电路(7)输送时标信号，预置值设定机构(3)向延时控制电路(7)输送预置信号；时基模式选择机构(8)由拨码开关K5构成，它向延时控制电路(7)输送两种以上不同延时范围的选择信号，工作模式选择机构(9)由开关K6构成，它向延时控制电路(7)输送两种不同工作方式的选择信号；延时控制电路(7)输出BCD码送给显示电路(6)，延时控制电路(7)输出延时指令信号、并经驱动电路(4)放大后最终驱动执行机构(5)动作。
如上所述的数字显示数字式时间继电器，还包括有秒脉冲显示电路(10)，它由一个普通的三极管放大电路及处在三极管放大电路输出端的发光二极管构成，由延时控制电路(6)提供秒脉冲信号，当电路符合后，秒脉冲显示电路(10)则为常亮。
本实用新型由于它具有时基模式选择机构、工作模式选择机构，使得延时控制精度大大地提高，而且还扩大了应用范围；由于将延时控制电路集成化，即用单片延时控制集成电路来改进现有的分立元件构成的延时控制电路，使得制造工艺大为简化，制造成本大为降低。此外，由于它还具有秒脉冲显示电路，使得延时控制显得更加直观、醒目。
以下结合附图介绍本实用新型的实施例。
图1是本实用新型提出的数字式时间继电器的电路方框图。
图2是本实用新型提出的数字显示数字式时间继电器的电路原理图图3是本实用新型提出的数字显示数字式时间继电器延时控制集成电路LM8427A的管脚分布图。
如图1所示数字显示数字式时间继电器电路方框原理图，直流电源(1)向晶体振荡器(2)、执行机构(5)、显示电路(6)及延时控制电路(7)提供电源，晶体振荡器(2)向延时控制电路(7)输送时标信号，预置值设定机构(3)向延时控制电路(7)输送预置信号，时基模式选择机构(8)向延时控制电路(7)输送不同延时范围的选择信号，工作模式选择机构(9)向延时控制电路(7)输送不同工作方式的选择信号，延时控制电路(7)向秒脉冲显示电路(10)提供秒脉冲信号，同时也向显示电路(6)输送BCD码和计数位显示扫描脉冲信号；延时控制电路(7)向驱动电路(4)输送延时指令信号，经驱动电路(4)放大后最终驱动执行机构(5)如图2所示数字显示数字式时间继电器电路原理图，它的延时控制电路(7)由单片延时控制集成电路LM8427A构成，这是一种可编程集成电路，它包括有晶体振荡器、分频器、时序电路、比较电路计数器、逻辑控制器、三态输出驱动电路、时基模式寄存器，工作模式寄存器及预置设定寄存器；直流电源(1)为常见的整流滤波电路，这里不在赘述；晶体振荡器(2)由连接在LM8427A的OSC3与OSC1端口之间的32768Hz石英晶振与连接在OSC2与OSC1端口之间的反馈电阻R6构成；预置值设定机构(3)由拨码开关K1、K2、K3、K4构成，它们的共同端分别通过电阻R1、R2、R3、R4与LM8427A的P1、P2、P3、P4端口连接，它们的其它端中的1端、2端、4端、8端分别连接有二极管D10～D25，且并联后分别与LM8427A的D1、D2、D3、D4端口连接；时基模式选择机构(8)由拨码开关K5构成，它的共同端通过电阻R5与LM8427A的P5端口连接，它的其它端中的1端、2端、4端分别连接有二极管D7～D9，且分别与LM8427A的D1、D2、D3端口连接；工作模式选择机构(9)由开关K6构成，K6的一端与LM8427A的D4端口连接，另一端经二极管D6、电阻R5与P5端口连接；K7是暂停开关；K8是复零开关；显示电路(6)由集成电路CD4511构成的译码电路、集成电路ULN2003A构成的LED驱动电路及数码管LED组成，CD4511脚1、脚2、脚6、脚7分别与LM8427A的P2端口、P3端、P1端口、P4端口连接，CD4511脚9、脚10、脚11、脚12、脚13、脚14、脚15则分别经电阻R9～R15与个、十、百、千四位的LED的e、d、c、b、a、g、f脚连接，ULN2003A的脚1、脚2、脚3、脚4分别与LM8427A的D4端口、D3端口、D2端口、D1端口连接，脚16、5、脚14、脚13分别与个、十、百、千位的LED其阴极连接；秒脉冲显示电路(10)与显示电路(6)共用ULE2003A，即由ULE12003A脚5与LM8427A的P5端口连接，由脚12与发光二极管的阴极连接；驱动电路(4)与显示电路(6)共用UL2003A，即由ULN2003A的脚6、脚7各自与LM8427A的OUT端口连接，由脚10、脚11各自与执行机构(5)的执行元件连接如图3所示延时控制集成电路LM8427A的管脚分布图，其中脚1是GATE端口、脚2是D1端口、脚3是D2端口、脚4是D3端口、脚5是D4端口、脚6是Vss端口、脚7是P5端口、脚8是P4端口、脚9是P3端口、脚10是P2端口、脚11是P1端口、脚12是OUT端口，脚13是TEST端口、脚14是Vdd端口、脚15是RESET端口、脚16是OSC1端口、脚17是OSC2端口、脚18是OSC3端口，各只管脚的功能如下1、OSC1、OSC2、OSC3振荡器端口OSC1与OSC3联结32768Hz石英晶振，OSC1、OSC2联结2MΩ电阻，构成并联晶体振荡器。并联晶体振荡器起振快，和RC振荡器同一数量级，可以提高电路计时精度，并减小电路重复误差。
2、RESET复位端口当RESET为高电平时，电路分频器、计数器清除复位，各寄存器进行编程，当RESET为低电平时，电路在相应的时基和工作模式下工作，RESET并控制P1、P2、P3、P4、P5的数据传输方向，当RESET为高电平时，D1、D2、D3、D4输出编程脉冲，P1、P2、P3、P4输入计时的数值设定值，P5输入时基模式及工作模式设定；当RESET为低电平时，P1、P2、P3、P4输出BCD码，D1、D2、D3、D4输位显示扫描脉冲，P5输出秒脉冲。
3、GATE门控端口低电平时，分频器、计数器连续工作。高电平时，分频器、计数器暂停工作，直到恢复低电平时，才继续工作。
4、OUT输出端口通过外部驱动电路连接执行机构如继电器线圈。当OUT端口为高电平时，继电器吸合；OUT端口为低电平时，继电器释放。
5、P1、P2、P3、P4编程设定值输入/BCD码输出端口P1、P2、P3、P4为双向端口，当RESET为高电平时，输入设定值，P1、P2、P3、P4分别输入个位、十位、百位、千位“8421”拨码开关的设定值；当RESET为低电平时，分时输出BCD码。
6、P5时基模式选择、工作模式选择输入/秒脉冲输入端口①当RESET为高电平时，P5作为时基模式选择输入端口。
D1、D2、D3经二极管及拨码开关K5与P5相连接D3、D2、D1 时基单位 延时范围0 0 01秒实时钟模式1秒至99分99秒0 0 11分实时钟模式1分至99小时99秒0 1 010毫秒 0.01秒至99.99秒0 1 10.1秒0.1秒至999.9秒1 0 01秒 1秒至9999秒
101 1分 1分至9999分110 10秒10秒至99990秒其中D1D2D3(000)分、秒实时钟模式，计数器高两位单位为分钟，低两位单位为秒，当高两位值与设定值符合前低两位为60进制，当高两位值与设定值符合后，低两位变为100进制，其值可递增计数到99D1D2D3(001)时分实时钟时基模式，计数器高两位单位为小时，低两位单位为分钟，当高两位值与设定值符合前，低两位为60进制，当高两位值与设定符合后，低两位变为100进制，其值可以递增计数到99。
②当RESET为高电平时，P5作为工作模式选择输入端口，D4经二极管及开关K6与P5相连接D4 工作模式符合后OUT输出电平0延时吸合高电平1延时释放低电平③当RESET为低电平时，P5端口输出秒脉冲；当电路符合后，P5端口处于高电平状态。
7、D1、D2、D3、D4编程脉冲/计数器位显示扫描脉冲输出端口当RESET为高电平时，D1、D2、D3、D4分别输出编程脉冲，D1、D2、D3、D4分别代表权“1”、“2”、“4”、“8”；当RESET为低电平时，D1、D2、D3、D4分别输出计数器位显示扫描脉冲信号D1为个位，D2为十位，D3为百位，D4为千位。
8、TEST端口为电路生产过程中的测试端口，用户一般不用，但经驱动器向TEST输入脉冲时，可作为正向计数控制器用。
9、VDD正电源输入端口DC+5V10、Vss负电源输入端口将Vss接至0V地端。
如上所述数字显示数字式时间继电器，由LM8427A的OSC1、OSC3端口连接32768Hz石英晶振，OSC1、OSC2连接电阻R6构成的晶体振荡器产生32768Hz主时钟脉冲CLK，CLK驱动LM8427A的CLK分频器和时序电路，分别产生时序脉冲，使LM8427A的P1、P2、P3、P4端口分时输出BCD码，P5端口产生秒脉冲，D1、D2、D3、D4端口产生位显示扫描脉冲，以及各种时基脉冲。当RESET端口为高电平时，LM8427A处于编程状态①D1、D2、D3、D4端口输出编程脉冲，P1、P2、P3、P4端口将个、十、百、千位的“8421”拨码开关K1、K2、K3、K4构成的预置值设定机构的设定值分别输入个位、十位、百位、个位预置设定寄存器，从而完成四位数值设定；②D1、D2、D3端口输出编程脉冲，经拨码开关K5构成的时基模式选择机构向P5端口输入设定时基模式选择脉冲，并输入到时基模式寄存器；③P4端口输出编程脉冲，经开关K6构成的工作模式选择机构(9)向P5端口输入设定工作模式选择脉冲，并输入到工作模式寄存器。当RESET端口为低电平时，LM8427A的P1、P2、P3、P4端口分时输出BCD码，D1、D2、D3、D4端口输出个、十、百、千位的位显示扫描脉冲，P5端口输出秒脉冲。在RESET高电平的下降沿，LM8427A启动控制逻辑电路，使计数器开始计时，数值比较符合电路，随时将计数器值和整定值比较，一旦相同，将EQU脉冲送回控制逻辑电路。控制逻辑电路再根据相应的工作模式控制OUT端口的电平，并使分频器和计数器停止工作。LM8427A的GATE端口用于累加计时，低电平时，分频器及计数器连续工作；高电平时，分颁器和计数器停止工作，直到恢复低电平时，再继续工作，由此实现累加计时。LM8427A的P1、P2、P3、P4端口输出的BGD码经译码器CD4511译码输送给LED，D1、D2、D3、D4的输出的个十、百、千位的位显示扫描脉冲经ULN2003A驱动4位LED共阴极，P5端口输出的秒脉冲经ULN2003A驱动秒脉冲LED，OUT端口输出的电平信号经ULN2003A驱动执行元件J动作。
如上所述的数字显示数字式时间继电器，通过拨码开关K5将P5端口连接在不同的D1、D2、D3端口输出的编程脉冲上，可选择七种时基模式(上面已述及，不再赘述)；通过开关K6将P5端口选择接通与否D4端口输出的编程脉冲，可选择两种工作模式(上面已述及，不再赘述)。
权利要求1.一种数字显示数字式时间继电器，包括直流电源(1)、晶体振荡器(2)、预置值设定机构(3)、驱动电路(4)、执行机构(5)、显示电路(6)及延时控制电路(7)，直流电源(1)为晶体振荡器(2)、执行机构(5)、显示电路(6)、延时控制电路(7)提供电源，晶体振荡器(2)做为时标信号源向延时控制电路(7)输送时标信号，预置值设定机构(3)向延时控制电路(6)输送预置信号，延时控制电路(7)输出BCD码送终显示电路(6)，延时控制电路(7)输出延时指令信号、并经驱动电路(4)放大后最终驱动执行机构(5)动作，本实用新型的特征在于(1)还包括有时基模式选择机构(8)，该时基模式选择机构(8)由拨码开关K5构成，它向延时控制电路(7)输送两种以上不同延时范围的选择信号。(2)还包括有工作模式选择机构(9)，该工作模式选择机构(9)由开关K6构成，它向延时控制电路(7)输送两种不同工作方式的选择信号。(3)所述的延时控制电路(7)由一单片延时控制集成电路LM8427A构成。
2.根据权利要求1所述的数字显示数字式时间继电器，其特征在于还包括有秒脉冲显示电路(10)，它由一个普通的三级管放大电路及处在三极管放大电路输出端的发光二级管构成，它与显示电路(6)共用一个集成电路ULN2003A，由延时控制电路(7)提供秒脉冲信号，当电路符合后，秒脉冲显示电路(10)则为常亮。
专利摘要本实用新型涉及一种数字显示数字式时间继电器，它包括直流电源(1)、晶体振荡器(2)、预置值设定机构(3)、驱动电路(4)、执行机构(5)、显示电路(6)及延时控制电路(7)，延时控制电路(7)由一单片延时控制电集成电路LM8427A构成；此外，它还包括时基模式选择机构(8)、工作模式选择机构(9)该数字显示数字式时间继电器的制造工艺简单、制造成本低、而且还具有延时控制精度高、应用范围广的特点。
文档编号H03K17/28GK2249464SQ9520787
公开日1997年3月12日 申请日期1995年4月5日 优先权日1995年4月5日
发明者黄瑞彤 申请人:黄瑞彤