专利名称：适合于安装到衬底上的运算放大器输出级及其放大方法
技术领域：
本发明一般涉及放大器，特别涉及运算放大器的输出级。
一般说来，在很多应用场合，包括无线电电话但又不仅限于无线电电话，下使用运算放大器(运放)。事实上，为了提高接收机和发射机的信号功率，当今的无线电电话包括多个运放。这些运放一般与其他电路一起安装在一个集成电路(IC)的衬底上。随着无线电电话变得更小型和更便携，对运放有效地工作在低电源电压下提出不断增长的需求。
运放由一个输入级，一个中间级和一个输出级组成。因此，当运放被装在集成电路的信号输出处时，对于运放的输出级来说，需要提供低阻抗输出。低阻抗输出可防止安装在此集成电路上的其余的电路不稳定，这种不稳定是由于其他直接连接的集成电路或其他元件产生的大量的电容引起的。遗憾的是，目前的许多运放输出级，包括那些摆幅能在两电源电压电平之间的输出级都呈现高输出阻抗。
图1是以简图形式对一个已知的低阻抗输出级的运放的说明，动放包括一个发射极(或源极)跟随缓冲器100。此缓冲器100由第一电源电压(+VBB)102和第二电源电压104供电。此缓冲器100包括一个用于接收输入电压105的输入端106。输入端106分别通过第一和第二偏置装置112，114而接到第一和第二缓冲装置108，110上。响应输入电压105，第一级和第二级缓冲装置108，110在输出端116上提供输出电压115和输出电流117，合起来是输出信号。此输出信号可以驱动负载，例如其他的集成电路(未画出)，这个集成电路联接到输出端116上，并同样由第一和第二电源电压供电。
图2是用曲线形式对图1的缓冲器100的已知电压转换特性200的说明。第一和第二缓冲装置108，110响应输入电压105交替工作，以便提供输出信号。当输入电压105如转换特性200上的部分202指出的超过+VBB/2时，输出电流117主要由第一级缓冲装置108流到图1的输出端116上。当输入电压105如转换特性200的部分204指出的降到低于+VBB/2时，输出电流117主要由第二级缓冲装置110由输出端116吸收去。当输入电压105如转换特性200的点206指出的约等于或通过+VBB/2时，第一和第二偏置装置112，114保证第一和第二缓冲装置108、110分别保持导通，以避免交叉畸变。
由于包括第一和第二偏置装置108，110的双极结型晶体管的基极一发射极结的电的限制，缓冲器100不能在最大电压范围208内提供输出信号和驱动负载。最大电压范围208由第一和第二电源电压102，104之间的差值决定，如标明的为0V至+VBB。事实上，当输入电压105落在距第一或第二电源电压电平102，104一个二极管压降之内时，缓冲器100不能提供输出信号。二极管压降即人所共知的双极结型晶体管的基极和发射极之间的电压降。因此，缓冲器100实际上被限制在缓冲器电压范围210之内工作，此范围由第一电源电压电平102减去一个二极管压降和第二电源电压电平104减去另一个二极管压降之间的电压差值来决定。假设二极管压降约为0.8V，如图2中描绘的那样，缓冲器电压范围即为大约0.8V到大约+VBB-0.8V。
在低电源电压下工作时，由于二个二极管压降产生的工作范围的损失，或者说在两电源电压电平之间摆动能力的不足，造成了实质性的局限。例如，如图所示的第一电源电压电平102为3V，第二电源电压电平104为0V，如图所示，最大电压范围208则为3V，而缓冲器电压范围210则大约为1.4V。在这种情况下，缓冲器100就不能提供大于最大电压范围3V208的一半(大约1.6V)的输出信号和驱动负载。
因此，就需要这样一种运放输出级，它具有摆幅在两电源电压电平之间的能力，以适合于应用在低电压下，并且它还具有低输出阻抗，以便适合于安装在IC的输出端上。
图1是以简图形式对已知的运算放大器输出级的说明；图2是以曲线形式对图1的输出极的已知的电压转换特性的说明；图3是以方框图形式对一个使用无线电电话的射频通信系统的说明；图4是以方框图形式简要地对图3的无线电电话的合成器的说明，合成器使用一个运算放大器。
图5是以简图形式对图4的运算放大器输出级的说明；图6是用曲线形式对图5的输出级的电压转换特性的说明；图7是用图示形式对图4运算放大器的另一种输出级的说明；以及图8是以流程图的形式对放大输入电压的方法的说明。
运算放大器的输出级由第一电源电压和第二电源电压来供电，此输出级包括一个缓冲器和一个电流提升器，电流提升器用于将输入电压放大成低阻抗输出信号。当输入电压在缓冲器电压范围之内时，缓冲器将输入电压放大成放大了的输出信号，缓冲器电压范围包含在最大电压范围之内，这个最大电压范围由第一电源电压和第二电源电压之间的电压差决定。当输入电压超出缓冲器电压范围但还在最大电压范围之内时，电流提升器帮助缓冲器将输入电压放大成放大了的输出信号。
图3是用方框图形式对一个射频通信系统300的说明，其中，无线电收发机302和无线电电话304通过射频(RF)信号306通信。无线电收发机302是位置固定的收发信机，它服务于无线电电话机，例如无线电电话304，占用的射频覆盖范围。无线电电话304包括天线308，接收器310，发射器312，合成器314，控制器316和用户接口318。无线电电话304由可拆卸的电池320供电工作。无线电收发机302将RF信号306发射到其被无线电电话304所占用的无线电覆盖范围。天线308将RF信号306变频至电RF接收信号309并将此电RF接收信号309耦合到接收器310上。接收器将电RF接收信号309与本地振荡频率相混频产生中频(IF)接收信号311。接收器310将IF接收信号311耦合到合成器314上。合成器314对IF接收信号311再次进行混频，以便将其变换为基带(BB)接收信号315。合成器314将BB接收信号315调整并保持在控制器316使用所要求的幅度。控制器316将BB接收信号315处理成数据接收信号317。数据接收信号被接到用户接口318上，并且通过扬声器(未画出)作为可听的语言输出给用户，以及通过可视显示装置(未画出)作为运行信息输出。
通过用户接口318上的麦克风(未画出)，用户的语音被转换并作为数据发送信号319接到控制器316上。控制器316将数据发送信号319转换成BB发送信号321。BB发送信号321被接到合成器314上。合成器将基带发送信号变换成IF发送信号323。IF发送信号323被接到发射器312上，发射器将IF发送信号323与本地振荡频率相混频，以便将IF发送信号323变换为电RF发送信号325。天线308再进一步对电RF发送信号325进行变换并作为射频信号306发射到无线电收发信机302上。
图4是以方框图形式对无线电电话304的合成器314的说明。合成器314包括一个下变频器401，一个压控振荡器(VCO)402，一个运放403和一个上变频器404。由图3的接收器310产生的IF接收信号311被接到下变频器401上。下变频器401对IF接收信号311施行正交解调，将IF接收信号311与从VCO402来的加到下变频器401上的输入BB信号406的同相和正交分量混频而完成解调。得到的同相的和正交的接收信号经下变频器401滤波，并作为中间的BB接收信号408接到运放403上。运放403将中间的BB接收信号408调整到想要的幅度并将此中间BB接收信号作为BB接收信号315输送到图3的控制器316上。运放403包括一个输入级414，一个中间级416和一个输出级418。
由图3的控制器316产生的BB发送信号321接到上变频器404上。上变频器将发送基带信号与由VCO402产生的IF频率信号420的同相和正交分量相混频。混频的同相和正交IF信号被组合起来，并由上变频器404作为IF发送信号323输出。进而将IF发射信号323接到图3中的发射器312上。
在该优选实施方式中，图4所示的合成器部分被集成并粘在适当的衬底例如陶瓷衬底430上。衬底430被安装在一个IC封装里(未画出)。IC封装提供一些引出线，用于将合成器314的各部分，如运放403的输出级418与外面部分相连，例如与图3中的控制器316相连接，控制器可能由一个或多个IC封装组成。当直接把由合成器314的IC封装输出的基带接收信号315接到控制器316的IC封装的输入端时，BB接收信号315遇到由控制器316的IC封装的输入带来的很大的电容。为避免由于这个大电容而使合成器314变得不稳定，就需要输出级418提供低阻抗输出。
图5是以简图形式对图4运放403的输出级的说明。在该优选实施方式中，该输出级418的增益为1，并且包括图1的缓冲器100和电流提升器500。缓冲器100是一个推挽电路，由图3的电池320的第一电源电压102和第二电源电压104供电。尽管第二电源电压104是作为地示出，可以认为输出级可以由分开的有正、负电压的电源供电，其中，第一电源电压102仍旧是+VBB，而第二电源电压104是指定的值，例如为-VBB。
缓冲器100接在输入端106和输出级418的输出端116之间，它包括第一级和第二级缓冲装置108，110以及已参照图1被一般描述的第一级和第二级偏置装置112，114。更具体地说，第一缓冲装置108包括npn晶体管501，它有基极，接到第一电源电压102上的集电极和接到输出端116上的发射极。第一缓冲装置108由第一偏置装置112供偏压，偏压值高于输入电压105一个二极管压降。第一偏置装置112包括一个基极接到输入端106上，集电极接到第二电源电104上，发射极接到第一缓冲装置108的npn晶体管501的基极上的pnp晶体管502，第一电流源503和第一电源电压102。在该优选实施方式中，第一电流源503可用一个PMOS晶体管来实现。
第二缓冲装置110包括一个pnp晶体管504，它有基极和接到第二电源电压104上的集电极，而发射极接到输出端116和第一缓冲装置108的npn晶体管501的发射极上。第二缓冲装置110由第二偏置装置114来供偏压，偏压值为低于输入电压105一个二极管压降值。第二偏置装置114包括一个基极接到输入端106上，集电极接到第一电源电压102上，而发射极接到第二缓冲装置110的pnp晶体管504的基极上的npn晶体管505，第二电流源506及第二电源电压104。在该优选实施方式中，第二电流源506可以用一个NMOS晶体管来实现。
如前图1和图2中所述，缓冲器100响应加在输入端106上的输入电压105而工作。根据输入电压105的大小，第一和第二缓冲装置108，110交替工作，以提供能驱动负载的输出信号，例如图3中的控制器那样的负载。但是，如前所述，缓冲器100存在基极-发射极结电压限制，它就不能提供大约在两电源电压之间的摆幅，并且当输入电压105超出图2缓冲器电压范围210时(即输入电压105在距第一电源电压102或第二电源电压104大约0.8V之内时)，它就不能提供输出信号。为了增加在电源电压之间摆动的能力，以便当输入电压105超出图2缓冲器电压范围210时还能产生输出信号，在缓冲器100上接一个电流提升器500。
电流提升器500由第一电源电压102和第二电源电压104供电，并接在输入端106和输出级418的输出端116之间。当输入电压105超出图2缓冲器电压范围210时，电流提升器帮助缓冲器100提供输出电压520和输出电流117，在输出端116上合起来成为输出信号。电流提升器500使输出级418可以在接近图2最大电压范围208的值上工作，同时还能在输出端116提供低阻抗。
电流提升器500是可在两电源之间摆动的电路，它包括第一提升装置508和第二提升装置510。第一提升装置508包括一个NMOS晶体管507，它的栅极接到输入端106上，源极接到第二电源电压104上，漏极接到输出端116上。第一电流提升装置进一步包括一个第一电流镜512。在优选实施方式中，第一电流镜512包括PMOS晶体管511和513。第一电流镜512接在第一提升装置508的NMOS晶体管507的漏极和输出端116之间。第二提升装置510包括PMOS晶体管509，它的栅极接到输入端106上，源极接到第一电源电压102上漏极接到输出端116上。第二提升装置510还包括一个第二电流镜514。在该优选实施方式中，第二电流镜514包括NMOS晶体管517和518。第二电流镜514接在第二提升装置510的PMOS晶体管509的漏极与输出端116之间。
电流提升器500的工作如下。当输入电压105达到第一电源电压102时，第一提升装置508接通并引起第一提升器电流515流入第一提升装置508的NMOS晶体管507的漏极。第一提升电流515由第一电流镜512反映或倒相并送到输出端116上。当输入电压达到第二电源电压104时，第二提升装置510接通并引起第二提升电流516从第二提升装置510的PMOS晶体管509的漏极流出。第二提升电流516由第二电流镜514反映或倒相并送到输出端116上。
图6是以曲线形式对图4和图5的输出级418的电压转换特性600的说明。第一和第二缓冲装置108和110以及第一和第二提升装置508和510响应输入电压105而交替工作，以便提供输出电压520和输出电流117。当输入电压如转换特性600上点602所标注超过+VBB/2并接近+VBB时，输出电压520一般由第一和第二缓冲装置108和110以及第一提升装置508来提供。具体地说，对于输入电压值105在转换特性600上的点601(或约为+VBB/2)和点603(或约为+VBB-0.8V)之间时，输出电压520和输出电流117主要由第一缓冲装置108来提供。当输入电压在点603和点605(或约为+VBB-0.2V)之间时，输出电压520由第二缓冲装置110来提供，而输出电流117由第一提升装置508来提供。
对于输入电压低于+VBB/2并接近0V的情况，如转换特性600的部分604所指出的，一般由第一和第二缓冲装置108，110以及第二提升装置510提供输出电压520和输出电流117。具体地说，对于输入电压105的值在点601(或约+VBB/2)和点607(或大约0.8V)之间的情况，第二缓冲装置110主要提供输出电压520和输出电流117。输入电压在点607和点609(或大约0.2V)之间时，由第一缓冲装置108提供输出电压520，而由第二提升装置510提供输出电流117。因为第一和第二偏置装置112，114分别保证第一和第二缓冲装置108、110的npn晶体管501和pnp晶体管504始终维持导通，所以在输出端116上可维持低阻抗。
和已知的只包括缓冲器100的图1的输出级不同，这里输出级418表现出在两电源电压之间摆动的能力并且增加了工作范围；就是说，当输入电压105落于缓冲器电压范围210之内以及超出缓冲器电压范围210但距第一或第二电源电压中的任一个至少约有0.2V这两种情况下，输出级418产生输出电压520和输出电流117。在该优选实施方式中，第一电源电压102是3V，第二电源电压104是地或0V，如图所示定出最大电压范围208是3V。与已知的缓冲器100相比较，缓冲器100的工作受限于缓冲器电压范围210之内，包含在可能的3V之内只有1.4V，缓冲器100加上电流提升器500后便能在增大的电压范围610上提供输出电压520和输出电流117，该范围610包含了可能的3V中的2.6V。在图6中描述了增大了的电压范围610扩展到大约0.2V至大约+VBB-0.2V之间。
图7是简图形式对图4运放403的另一种输出级700的说明。除去具有一个“接通和关断”第一和第二提升装置508和510的开关以避免在第一和第二提升装置508和510不工作时的不必要的电流消耗外，另一种输出级700实质上和图5所示的输出级418相同。至少在输入电压105达到缓冲器电压范围210的上限+VBB-0.8V或下限0.8V以前(见图6)，不需要第一和第二提升装置508，510提供第一和第二提升电流515和516来帮助第一和第二缓冲装置108，110。为了让第一和第二提升装置508，510在缓冲器电压范围210之内不工作来实现节省电流，另一种电流提升器701包括分别接到第一和第二提升装置508和510上的第一开关702和第二开关704。
第一开关702包括第一开关装置706。第一开关装置706包括一个以差分对结构形式接到第一提升装置508上的NMOS晶体管707。第一开关装置706的NMOS晶体管707包括栅极，接到第一电流电压102上的漏极，接到第一提升装置508的NMOS晶体管507的源极上的源极。第一开关装置706包括第三电流源708，该电流源接到第一提升装置508和第一开关装置706各自的NMOS晶体管507和707的源极上，用于给差分对配置加偏压。第三电流源708可以用一个NMOS晶体管来实现。
第一开关702包括接到第一开关装置706上的第一开关偏置装置710。第一开关偏置装置710包括npn晶体管711，晶体管有基极，接到第一电源电压102上的集电极，和发射极。基极接到集电极上以便在npn晶体管711两端得到一个二极管压降。第一开关偏置装置710包括一个第一电阻712，接在npn晶体管711的发射极和第一开关装置706的NMOS晶体管707的栅极之间。第一电阻712的取值是使其上的电压降约等于半个二极管压降。第一开关偏置装置710包括一个第四电流源714，它接在第一电阻712的下面，并且接在第一开关装置706的NMOS晶体管707的栅极和第二电源电压104之间。第四电流源714可用一个NMOS晶体管实现，它给第一开关偏置装置提供偏压以使其工作。
在输入电压105达到缓冲器电压范围210的上限+VBB-0.8V以前，第一开关702防止第一提升装置508产生第一提升电流515。第一电阻712和第一开关偏置装置710的npn晶体管711把第一开关装置706的NMOS晶体管707的栅极电压置为约低于第一电源电压102一个半二极管压降值。在第一提升装置508的NMOS晶体管507的栅极上的输入电压105达到或超过的低于第一电源电压102一个半二极管压降值以前，差分对配置防止提升装置508接通和提供第一提升电流515。在图7另一种输出级700的优选实施方式中，当第一提升装置508的NMOS晶体管507的栅极上的输入电压105超过大约+VBB-1.2V时，第一提升装置508接通工作并提供第一提升电流515。当第一提升装置508的NMOS晶体管507的栅极上输入电压降到低于大约+VBB-1.2V时，第一提升装置又关断了。
第二开关704包括第二开关装置716。第二开关装置716包括PMOS晶体管717，它以差分对配置接到第二提升装置510上。第二开关装置716的PMOS晶体管717包括栅极，接到第二电源电压104上的漏极和接到第二提升装置510的PMOS晶体管509的源极上的源极。第二开关装置716包括一个第五电流源718，它分别接到第二提升装置510的PMOS晶体管509的源极和第二开关装置716的PMOS晶体管717的源极上，用来给差分对配置加偏压。第五电流源718可以用一个PMOS晶体管来实现。
第二开关704包括接到第二开关装置716上的第二开关偏置装置720，第二开关偏置装置720包括pnp晶体管721，它有基极，集电极和发射极，发射极接到第二开关装置716的PMOS晶体管717的栅极上。基极接到集电极上以使得跨在pnp晶体管721两端的压降为一个二极管压降。第二开关偏置装置720包括接在pnp晶体管721的集电极和第二电源电压104之间的第二电阻722。第二电阻722的取值为使其上的压降约等于半个二极管压降。第二开关偏置装置720包括一个接在第一电源电压102和第二开关装置716的PMOS晶体管717的栅极之间的第六电流源724。可以用PMOS晶体管来实现的第六电流源724给第二开关偏置装置720提供偏压以使其工作。
在输入电压105达到缓冲器电压范围210的下限+0.8V以前，第二开关704防止第二提升装置510产生第二提升电流516。第二电阻722和第二开关偏置装置720的pnp晶体管721把第二开关装置716的PMOS晶体管717的栅极电压置到约比第二电源电压104高出一个半二极管压降的值。在第二提升装置510的PMOS晶体管509的栅极上的输入电压105接近或低于比第二电源电压104高出一个半二极管压降的值以前，第二开关704的差分对配置防止第二提升装置510接通和提供第二提升电流516。在图7另一种输出级700的优选实施方式中，当第二提升装置508的PMOS晶体管的栅极上的输入电压105降到低于约1.2V时，第二提升装置510接通并提供第二提升电流516。当第二提升装置510的PMOS晶体管509栅极上的输入电压超过大约1.2V时，第二提升装置510又关断了。
图8是以流程图形式对将输入电压105放大成输出电压520和输出电流117的放大方法的说明(520和117合在一起成为输出信号)，它们用来驱动接到运放输出级，例如输出级418或700的负载。最开始，在步骤800时，在图5和图7中描绘的输出级418和700的输入端106上接收到输入电压105。如果输入电压105在缓冲器电压范围210(见图6)即0.8V至+VBB-0.8V之内，正如在判决步802决定的，输出信号主要在步骤804时由缓冲器100的第一和第二缓冲装置108，110来产生输出信号，然后在步骤808时将该信号输出到输出端116上。当输入电压105大约在+VBB/2和大约+VBB-0.8V之间时，第一缓冲装置108的npn晶体管501流出电流给输出端116。当输入电压105在大约+VBB/2和大约0.8V之间时，第二缓冲装置110的pnp晶体管504从输出端116吸取电流。
如果输入电压105不在缓冲器电压范围210即0.8V至+VBB-0.8V之内，正如判决步802决定的，输出信号主要在步骤806时由电流提升器500的第一和第二提升装置508和510产生，然后在步骤808时将该信号输出到输出端116上。当输入电压105在大约+VBB-0.8V和大约+VBB-0.2V之间时，NMOS晶体管507提供第一提升电流515。当输入电压105在大约0.2V和大约0.8V之间时，PMOS晶体管509提供第二提升电流516。
尽管所描述的是用双CMOS(bicmos)实现的，可以认为电流提升器500和第一和第二开关装置702，704是可以用成熟的线性IC技术来实现，例如用常规的CMOS或双极型的技术来实现。同样地，尽管缓冲器100表示成用双极型器件来实现，它也能用任何成熟的技术例如常规的CMOS技术来实现。
总之，运算放大器的输出级用第一电源电压和第二电源电压来供电并包括一个缓冲器部分和一个提升器部分，它可以提供低输出阻抗，同时还能提供大约两个电源电压之间的摆幅。缓冲器部分包括第一和第二缓冲晶体管，每个晶体管有接到输出级的输入端的基极和接到输出级的输出端的发射极用以提供低阻抗输出。第一第二偏置装置分别给第一和第二缓冲晶体管加偏压使其工作。当输入电压距第一或第二电源电压至少一个二极管压降时，由于第一和第二缓冲晶体管的电特性所致，限制了缓冲部分提供驱动负载的输出信号。对于输入电压在距第一或第二电源电压一个二极管压降范围内的情况，采用在输入和输出之间接上提升部分的办法使输出级能够给出驱动负载的输出信号。提升部分包括第一提升晶体管，当输入电压落在距第一电源电压一个二极管压降之内时，第一提升晶体管供应第一提升电流至输出端，以提供驱动负载的输出信号。当输入电压落在距第二电源电压一个二极管压降之内时，提升部分的第二提升晶体管供应第二提升电流至输出端，以提供驱动负载的输出信号。当第一和第二提升晶体管提供第一和第二提升电流时，第一和第二偏置晶体管保证第一和第二缓冲晶体管始终是导通的，因此便保证了低阻抗输出。
权利要求
1.一种运算放大器的输出级，包括为了使输出级工作连接到电源上的第一电源电压和第二电源电压，第一电源电压和第二电源电压之间的电压差值决定了最大电压范围；用于接收输入电压的输入端；用于提供放大了的输出信号的输出端；连接在输入端和输出端之间的缓冲器，当输入电压在缓冲器电压范围之内时，此缓冲器将输入电压放大成放大了的输出信号，缓冲器电压范围包含在最大电压范围之内；以及连接在输入端和输出端之间的电流提升器，当输入电压超出缓冲器电压范围但在最大电压范围之内时，用此电流提升器来帮助缓冲器把输入电压放大至放大了的输出信号。
2.根据权利要求1的输出级进一步包括一个连到电流提升器上的开关，当输入电压在缓冲器电压范围之内时，用此开关来关断电流提升器，而当输入电压超出缓冲器电压范围时，用此开关来接通电流提升器。
3.根据权利要求11的输出级，其中缓冲器是一个有第一缓冲装置和第二缓冲装置的推挽电路，当输入电压在缓冲器电压范围之内并接近第一电源电压时，第一缓冲装置工作以提供放大了的输出信号，当输入电压在缓冲器电压范围之内并接近第二电源电压时，第二缓冲装置工作，以提供放大了的输出信号。
4.根据权利要求3的输出级，其中电流提升器是一个能在两个电源电压之间摆动的电路，它有第一摆动装置和第二摆动装置，当输入电压超出缓冲器电压范围并接近第一电源电压时，第一摆动装置帮助第一缓冲装置提供放大了的输出信号，当输入电压超出缓冲器电压范围并接近第二电源电压时，第二摆动装置帮助第二缓冲装置提供放大了的输出信号。
5.根据权利要求1的输出级，其中电流提升器是一个能在两个电源电压之间摆动的电路，它有第一摆动装置和第二摆动装置，当输入电压超出缓冲器电压范围并接近第一电源电压时，第一摆动装置帮助缓冲器以便提供放大了的输出信号，当输出电压超出缓冲器电压范围并接近第二电源电压时，第二摆动装置帮助缓冲器以便提供放大了的输出信号。
6.根据权利要求1的输出级，其中的缓冲器包括一个第一缓冲器晶体管，当输入电压在缓冲器电压范围之内并接近第一电源电压时，用此晶体管来提供放大了的输出信号，这个第一缓冲器晶体管有基极，发射极和集电极，其基极接到输入端，集电极接到第二电源电压上，发射极则接到输出端上；一个第二缓冲器晶体管，当输入电压在缓冲器电压范围之内并接近第二电源电压时，用此晶体管来提供放大了的输出信号，这个第二缓冲器晶体管有基极，发射极和集电极，基极接到输入端，集电极接到第一电源电压上，发射极则接到输出端上；一个第一偏置晶体管，它有基极、集电极和发射极，其中基极接到输入端，集电极接到第一电源电压上，发射极接到第二电源电压和第一缓冲器晶体管的基极上；以及一个有基极、集电极和发射极的第二偏置晶体管，其中基极接到输入端，集电极接到第二电源电压上，发射极接到第一电源电压和第二缓冲器晶体管的基极上。
7.根据权利要求6的输出级，其中电流提升电路包括一个有栅极、源极和漏极的第一提升器晶体管，它的栅极接到输入端，源极接到第二电源电压上，而漏极接到第一缓冲器晶体管的发射极上，当输入电压超过缓冲器电压范围并接近第一电源电压时，第一提升器晶体管在第一缓冲器晶体管的发射极上提供第一拖尾电流，以帮助此缓冲器提供放大了的输出信号；一个有栅极、源极和漏极的第二提升器晶体管，它的栅极接到输入端，源极接到第一电源电压上，而漏极接到第二缓冲器晶体管的发射极上，当输入电压超过缓冲的电压范围并接近第二电源电压时，第二提升器晶体管在第二缓冲器晶体管的发射极上提供第二拖尾电流，以帮助此缓冲器提供放大了的输出信号。
8.根据权利要求1的输出级，其中电流提升器包括一个有栅极、源极和漏极的第一提升器晶体管，它的栅极接到输入端，源极接到第二电源电压上，而漏极则接到缓冲器上，当输入电压超出缓冲器电压范围并接近第一电源电压时，第一提升器晶体管在缓冲器上提供第一拖尾电流以帮助此缓冲器提供放大了的输出信号； 以及一个有栅极、源极和漏极的第二提升器晶体管，它的栅极接到输入端上，源极接到第一电源电压上，而漏极则接到缓冲器上，当输入电压超出缓冲器电压范围并接近第二电源电压时，第二提升器晶体管在缓冲器上提供第二拖尾电流以帮助此缓冲器提供放大了的输出信号。
9.根据权利要求1的输出级，其中第一电源电压约为3V，而第二电源电压是地。
10.一个包含衬底的集成电路，该衬底包括一个运算放大器电路，它包括为使运算放大器电路工作而连接到电源上的第一电源电压和第二电源电压，第一电源电压和第二电源电压之间的电压差值决定了最大电压范围；用于接收输入信号的一个输入端；用于提供低阻抗输出信号的输出端；一个连接到输入端的输入级； 以及一个连接到输入级和输出端的输出级，此输出级包括一个缓冲器，当输入电压在缓冲器电压范围之内而且包含在最大电压范围之内时，用此缓冲器来将输入信号的输入电压放大成放大了的输出信号；以及一个相连接的电流提升器，当输入电压在缓冲器电压范围之外但在最大电压范围之内时，此电流提升器帮助缓冲器将输入电压放大成放大了的输出信号。
全文摘要
由第一电源电压(102)和第二电源电压(104)供电的运算放大器的输出级，包括缓冲器(100)和将输入电压(105)放大为低阻抗输出信号(117和520)的电流提升器(500)，当输入电压在缓冲器电压范围之内时，缓冲器将输入电压放大成输出信号。当输入电压超出缓冲器电压范围但仍在最大电压范围之内时，电流提升器帮助缓冲器将输入信号放大成输出信号。
文档编号H03F3/20GK1150720SQ96110199
公开日1997年5月28日 申请日期1996年7月23日 优先权日1995年7月24日
发明者丹尼尔·C·非尔德, 威廉·D·安德森 申请人:摩托罗拉公司