专利名称：用于把两个集成电路直流上相互隔离的方法和设备的制作方法
技术领域：
本发明涉及集成电路隔离技术和设备的改进，尤其涉及用于直流上把两个电路诸如集成电路或类似电路相互隔离的设备和方法方面的改进。
在许多电路结构中，常需要在两个或更多的集成电路之间提供直流隔离。例如，一个集成电路的接地电势的直流电平常可能与同它相连的另一个集成电路的接地电势的直流电平不同。当需要此种接地电势隔离时，已有多种一般的接地隔离方案可供使用。例如，一种方案是Annex J在美国电气及电子工程师学会(IEEE)1394-1995上所描述的方案。
然而，在过去，当需要诸如IEEE 1394-1995所描述的那些隔离的接地设计电路时，就必需的外部元件、底板空间、供电电流以及硅的面积而言，IEEE中所提议的物理(physical)层与链路(link)层装置之间的电流隔离方案是昂贵的。它也没有良好的噪声容限或传播延迟。
尤其是，在两个集成电路装置之间提供隔离的已有技术的一个问题是需要大量的必需元件来执行引脚之间的直流隔离。例如，IEEE 1394-1995标准在其电容器实施例中需要两个装置外的尺寸相当大的电容器和七个装置外的电阻器，以及装置内特殊的差分、三状态(tristating)和有回差(hysteresis)的输入缓冲器电路。于是，可看出当在用于每个互连集成电路的每个引脚的一些互连上使用所需的隔离电路时，将需要大量这样的隔离电路。此外，根据电容器所控制的电压诸如大约50伏或不到50伏，所需的相当大尺寸的电容器耗费了实现互连的底板上更多的空间。此外，当然应理解附加实现集成电路接口和隔离所需的大量元件必将增加最终产品的成本。
IEEE 1394-1995标准还具有用变压器实施的隔离电路实施例。此变压器隔离电路实施例也需要大量元件，但构成的此实施例与电容器实施例相比可承受更高的直流电压，例如大约500伏或不到500伏。此外，变压器实施例需要相当数量的互连结构区以在其中构成隔离电路，当增加互连的引脚数目时，浪费了相当数量的电路元件和布线区。
在使用依据IEEE 1394-1995标准广泛使用的那类隔离电路来互连的电路以使双向信号在集成电路中被来回传递的典型操作中，提供了差分输出缓冲器电路和具有信号回差的数字输入缓冲器。此输出缓冲器和输入缓冲器一般连到同一个输入/输出引脚，以实现双向信号传递。此输出缓冲器电路一般由其上构成输出缓冲器的集成电路装置板上的时钟脉冲源来计时。
要在一个集成电路中构成作为输入缓冲器电路一部分的那种差分电路很难也很复杂，此外，在集成电路装置上需要可观的“不动产”。当增加输入/输出引脚的数目时，需要增加集成电路装置上“不动产”的数量，以便提供数量成倍增加的用于每个输入缓冲器部分的差分电路。
此外，如上所述，差分输入缓冲器电路一般有一个具有回差的放大器。此回差要求接收到的信号超出特定的电平诸如1/2VDD以上才从低电平转换到高电平，另一方面此回差也要求从高电平转换到低电平的信号小于1/2VDD以断开检测器电路。
于是，在通常的操作中，如果加到电路的输入信号的一般幅度是大约1/2VDD，且输入电路由一般的CMOS倒相器构成，则通常倒相器的两个晶体管都可加偏压而导通。这导致通过装置引出相当大的电流。当引出的电流在集成电路所有的输入/输出引脚上增加时，可认为集成电路装置在静止状态中需要相当大的电流。这在许多应用中，诸如视频摄像机/摄录机、膝上型计算机以及类似设备可能是一个缺点，这些设备都以电池操作且需要极少的电池容量来延长操作。
一般，在两个集成电路之间的隔离电路把信号从一个集成电路传递给另一个集成电路的操作中，例如，如果将被传递的输出脉冲超出单个时钟脉冲宽度，则在一个时钟脉冲的输出期从一个集成电路的输出缓冲器输出高电平状态。其后，输出缓冲器的输出转成第三态，或者说把此输出切换到高阻抗状态。由切换到高电平状态的另一集成电路的输入缓冲器电路检测该信号。利用输入缓冲器电路的回差效应，输入缓冲器继续报告接收到高电平状态，直到输入信号降到低于阈值，诸如如上所述的1/2VDD以下。
用过去的隔离电路进行实验产生的另一个问题是，隔离电路一般都具有限定的抗噪声度。尤其是，由于对输入缓冲器电路中回差量的设计需要，隔离电路一般不能允许大范围的抗噪声度。结果，例如，如果输入引脚处的输入电压是1/2VDD，则输入电势与被超出的使电路改变状态的阈值所必须的电势之差非常小。(由于发送器或与该电路相连的集成电路的输出缓冲器部分的输出一般处于三态阻抗，所以输入一般在1/2VDD。)结果，如果在输入线上引入噪声尖峰或脉冲，则达到输入缓冲器电路的切换阈值所需的脉冲幅度相当小。例如，依据电路的特定变化，一般的隔离电路可提供的抗噪声度只有大约0.2伏到大约0.8伏。
在依据IEEE 1394-1995标准构成的接口电路的装置设计中所考虑的另一点是通过接口电路的传播延迟。一般，在过去，检验到的传播延迟是大约两到三个毫微秒。在许多应用中，至少需要考虑此传播延迟，在最坏的情况下，可能会考虑取消电路作特殊应用的资格。
因此，需要一种方法和设备，用于提供两个或多个电路诸如集成电路或类似电路之间的直流或伽伐尼电压隔离的电路和方法。
因此，由以上考虑，本发明的一个目的是提供一种改进的隔离电路和方法，用于在两个或多个电路诸如集成电路或类似电路之间提供直流或伽伐尼电压隔离。
本发明的另一个目的是提供一种接口电路和方法，这种接口电路和方法所需的外部元件数目少于IEEE 1394-1995标准电路实施例所需的元件数目。
本发明的再一个目的是提供一种集成电路接口电路和方法，在这种接口电路和方法的装置中输入缓冲器部分中不需要关键的差分电路。
本发明的又一个目的是提供一种改进的电路和方法，这种电路和方法的抗噪声度好于依据IEEE 1394-1995标准构成的接口电路的抗噪声度。
从以下对本发明的详细描述，并结合附图和附加的权利要求阅读时，本发明的这些和其它目的、特征和优点将变得明显起来。
于是，依据本发明的主要方面，提供了一种隔离电路，用于在可能引入不同地电势的两个电路之间提供直流隔离。例如，将被隔离的电路可以是集成电路装置上的电路或类似电路。隔离电路包括所连接的把信号传递到与输出缓冲器相连的电路的输出节点的输出缓冲器。连接了输入缓冲器，以接收传递到输入节点上的信号。在每个电路的输入和输出节点之间连接了电容，它可以是单个电容器或电容器组。输入缓冲器包括用于阻挡从电容泄漏的电荷的电路，该电路最好是总线保持器(holder)电路或类似电路。如果该电路设置在集成电路装置上，则总线保持器可设置在集成电路装置内部或外部。在本发明的另一个实施例中，可使信号编码器与输出缓冲器相连而使信号译码器可与输入缓冲器相连，以阻碍或阻挡从电容泄漏电荷的效应，而不需要总线保持器或其它电荷保存电路。
依据本发明的另一个主要方面，提供了一种隔离电路，用于在第一和第二电路之间提供直流隔离。第一和第二电路可包含在集成电路装置上或类似的装置上。这两个电路可引入不同的基准地电势，但这也不一定。隔离电路包括具有第一和第二变压器线圈的变压器。变压器的第一线圈接到第一电路的接地端，变压器的第二线圈接到第二电路的接地端。可在第一电路的信号输出节点和变压器第一线圈的第二端之间连接第一电容，它可以是单个或多个电容器。可在第二电路的信号输入节点和变压器第二线圈的第二端之间连接第二电容，它也可以是单个或多个电容器。在第一电路中设有信号输出缓冲器，该缓冲器连到输出节点。在第二电路中设有信号输入缓冲器，该缓冲器连到相应各个输入节点，构成的信号输入缓冲器在输入节点处保持所需的状态，而不管从电容泄漏的电荷。例如，信号输入缓冲器可包括总线保持器电路。
依据本发明的再一个主要方面，提供了一种方法，用于在可能包含于不同集成电路装置的第一和第二电路之间提供直流隔离，其中第一电路的地电势可能与第二电路的地电势不同。此方法包括在第一和第二电路的相应各个信号输入和输出节点之间连接电容。电容可用单个或多个电容器装置提供。信号输出缓冲器包含在一个电路中，并连到包含了该缓冲器的电路的输出节点，信号输入缓冲器包含在另一电路中，并连到包含了该缓冲器的电路的输入节点。构成的信号输入缓冲器在输入节点处保持所需的状态，而不管从电容泄漏的电荷。
通过提供输入端连到输入节点且输出端连到电路的第一倒相器，以及在倒相器的输入端处提供保持倒相器的电流状态而不管电容器中有电荷泄漏的总线保持器，可进行提供信号输入缓冲器的步骤。通过提供与第一倒相器以相反方向跨接在第一倒相器上的第二倒相器，可进行提供总线保持器步骤。与驱动输入节点的输出缓冲器相比，第二倒相器一般具有较少的输出驱动。
依据本发明的又一个主要方面，提供了一种方法，用于在第一电路和第二电路之间提供直流隔离。该电路可以是第一和第二集成电路装置的一部分，其中第一电路的地电势可以不同于第二电路的地电势。此方法包括把变压器第一线圈的一端连到第一电路的接地端，变压器第二线圈的一端连到第二电路的接地端。在第一电路的信号输出节点与变压器第一线圈的第二端之间连接第一电容器。在第二电路的信号输入节点与变压器第二线圈的第二端之间连接第二电容器。设置在第一电路中的信号输出缓冲器连到所述输出节点。设置在第二电路中的信号输入缓冲器连到输入节点。构成的信号输入缓冲器可在电路的输入端处保持所需的状态，而不管从电容泄漏的电荷。
通过提供输入端连到输入节点且输出端连到电路的第一倒相器，以及在倒相器的输入端处提供保持倒相器的电流状态而不管电容器中有电荷泄漏的总线保持器，可进行提供信号输入缓冲器的步骤。通过提供与第一倒相器以相反方向跨接在第一倒相器上的第二倒相器，可提供总线保持器。
本发明的电路和方法得到的优点是不需要差分逻辑来差分驱动信号。这减少了硅器件的面积。此外，与在符合IEEE 1394-1995标准的电容器实施例的电路中使用至少两个外部电容器和七个外部电阻器不同的是，每条引线只需要一个外部电容器来用于电容隔离。对于变压器隔离，与在符合IEEE 1394-1995标准的电容器实施例的电路中使用至少两个外部电容器、一个外部变压器以及七个外部电阻器不同的是，本发明只需要两个外部电容器和一个外部变压器。这减少了元件、底板的空间和成本。
此外，与1/2VDD不同的是，输入在干线电平之间(rail-to-rail)摆动。这增加了噪声容限。与通常固定于1/2VDD不同的是，输入保持在干线电平处。在输入保持在1/2VDD的已有技术中，抽出的静态电流可能非常高，需要仔细地设计以保证电源电流不超出设计范围。此外，通过隔离势垒的延迟比已有技术中低得多。这减少了对物理层和链路层装置的定时限制。输入电路的设计限制比已有技术中的临界阈值和回差限制宽松得多。
此外，与以前的技术和电路不同的是，本发明的电路和方法在物理层和链路层装置中都使用较少的电源电流，且在外部元件中不使用供电电流。
通过参考以下对较佳实施例的描述并结合附图，将使本发明的上述和其它特征和目的变得明显起来，且可更好地理解本发明，其中
图1是依据本发明较佳实施例的隔离电路的电气示意图，用于隔离两个集成电路装置的。
图2是依据本发明较佳实施例构成的输入缓冲器电路的电气示意图。
图3是依据本发明较佳实施例的隔离电路的电气示意图，用于使用变压器隔离电路隔离两个集成电路装置。
在各个图中，相同的标号用于表示相同和相似的部分。
应注意这里所描述的工艺步骤和结构不是形成用于制造集成电路的完整工艺流程所必需的。可以预料可结合本领域内目前使用的集成电路制造技术来实行本发明，且只有包括这些常用工艺步骤是理解本发明所需的。
本发明改进的解决方法是使用通过一电容器连接的锁定输入和标准CMOS输出，此电容器用作隔离势垒。由于电容器上的电荷不能瞬时改变，所以隔离势垒一侧的CMOS输出抬高或降低隔离势垒另一侧上相应的输入。在这一点，锁定输入保持电容器上的电荷，直到输出沿另一方向变化。
将变得很明显的是，与已有技术中摆动量为1/2VDD不同，本发明电路中的输入在干线电平之间摆动，且不需要差分发送的信号。与输入保持在1/2VDD的已有技术不同，输入保持在干线电平上。
与至少需要两个外部电容器和五个外部电阻器的已有技术不同，本发明的电路技术只需要单个用于电容隔离的外部电容器。在变换器隔离的情况下，与至少需要两个外部电容器、一个外部变压器和五个外部电阻器的已有技术不同，本发明只需要两个外部电容器和一个外部变压器。
于是，图1示出依据本发明的较佳实施例用于把两个集成电路装置11和12隔离的电路10。虽然这里以对集成电路装置进行接口和隔离的实施例的上下文描述本发明，但应理解本发明可用于隔离可能引入不同直流电平或地电势互不相同的两个节点。电路10用于把第一集成电路装置11与第二集成电路装置12相隔离，这两个集成电路装置可能处于不同的地电势。集成电路装置11和12可以安装到印刷电路板14上，或具有其它结构。集成电路装置11和12具有分别作为连接引脚示出的相应各个连接节点16和17。虽然对每个集成电路装置11和12只示出一个连接引脚，但应理解可在两个装置之间互连多个引脚。
每个装置11和12的相应各个输入/输出节点16和17与相应各个输出缓冲器电路20和输入缓冲器电路22相连。类似地构成集成电路装置20的输出缓冲器和输入缓冲器电路，特别是，用带撇号的输出缓冲器和输入缓冲器标号表示输出缓冲器20’和输入缓冲器22’。
于是，在线24上由集成电路装置11上的电路(未示出)提供的信号被提供给输出缓冲器20，其输出连到输入/输出引脚16。同样，装置11在输入/输出引脚或节点16接收到的信号连到输入缓冲器22的输入，以在线26上被传递给集成电路11上的电路(未示出)。以同样的方式，在线24’上由集成电路12上的电路(未示出)提供的信号被传递到输入/输出节点17，作为输入/输出节点17上的输入提供给集成电路装置12的信号被提供给输入缓冲器22’的输入，以在线26’上传递到集成电路装置12的电路(未示出)。
如图所示，电容器30给相应各个集成电路装置11和12的输入/输出节点16和17提供互连。应注意虽然使用单个电容器示出本发明，但还可考虑使用多个电容器，以提供设在集成电路两个互连节点之间的单个电容。例如，如此的优点是使电容器元件可承受更高的电压。例如，与设置一100伏的单个电容器相比，设置串联的两个50伏的电容器来实现100伏的耐压能力可更便宜。结果，虽然这里把电容器元件叫做“单个电容器”，但应理解该词用于表示这样一种单个电容器，它不需要采用由IEEE 1394-1995提供的典型的用于隔离的集成电路互连中那种其它分压器和电阻器互连。
依据本发明，在隔离电路的结构中，可以类似于构成已有技术中输出缓冲器电路的方式构成输出缓冲器电路20。尤其是，不需要对用于本发明隔离电路中的输出缓冲器电路作任何特别的结构变化。
另一方面，虽然缓冲器电路22的结构可如图2所示。如图所示，虽然缓冲器22具有三部分，即倒相器部分32与34以及总线保持器36。所示实施例中的每个倒相器32和34都包括连在VDD和地之间的n沟道和p沟道MOS晶体管。于是，如图所示，倒相器32连有p沟道MOS晶体管40和n沟MOS晶体管42，线25上的输入信号连到晶体管的各个栅极，其各个漏极连到后面的倒相器34，其各个源极连到VDD和接地端。同样，倒相器34包括一p沟道MOS晶体管46和一n沟道MOS晶体管48，晶体管的各个栅极接收输入信号，其各个漏极连到输出线26，其各个源极连到VDD和接地端。
总线保持器36连在倒相器32的输入和输出之间。在示出的实施例中，总线保持器36是一具有P沟道MOS晶体管50和N沟道MOS晶体管52的倒相器电路。另一方面，晶体管50和52的漏极连到线25上倒相器32的输入。晶体管50和52的源极分别连到VDD和接地端。应理解可构成其它电路，以提供总线保持器的功能。
于是，在操作中，当线25上的输入从低电平上升到高电平状态时，倒相器32的状态保持高电平，直到超出晶体管42的阈值，此时，晶体管42导通，引起倒相器32的输出降低。结果，p沟道晶体管40截止。当来自倒相器32的输出降低时，总线保持器36的晶体管50导通，晶体管52切换到非导通状态。另一方面，当输入线25上的信号降到低电平状态时，引起晶体管40导通，而引起晶体管42切换到非导通状态。这样把来自倒相器32的输出抬高到高电平状态，该输出被加到总线保持器36的晶体管50和52的栅极。这样引起晶体管50被切换到非导通状态，而引起晶体管52导通。于是，从总线保持器36加到线25上的输出保持在低电平信号状态。因此，改变传递到线25上的总线保持器电路36的输出，以保持倒相器32的输入/输出信号状态。
为了在第一状态变化时保证电路22在电源启动中与正确的状态同步，分别在输入线25与VDD以及输入线25与接地端之间设置了二极管元件54和56。二极管54和56还与输出缓冲器以及电路的输入同步，以防止在依据输出缓冲器20及相关连的输入缓冲器22’的初始启动状态而高于或低于地电平的电平下驱动倒相器32。
于是，例如，如果供电时倒相器32呈现高电平输入状态且接在引脚16上收到从低电平到高电平的转换，则过剩的电压将被二极管54导通到VDD，以保护倒相器电路32，也保证其与正确的输入状态同步。同样，如果倒相器32的输入为低电平且在引脚16上接收到从高电平到低电平的初始转换，则二极管56将导通，以保证不在低电平以下驱动倒相器32的晶体管，并保证倒相器32的输入与其正确状态同步。于是二极管54和56用于把输入线25钳位于VDD和地电平上下一个二极管电压降之间的电压范围内。
应理解利用总线保持器电路36的操作，倒相器32将保持在被切换状态直到在线25上接收到足够大的信号，以克服总线保持器电路36的晶体管50和52的切换或转换导通状态。因此，容易理解与依据IEEE标准1394-1995构成的已有技术隔离电路相比，电路22具有高得多的抗噪声度。
应注意总线保持器电路36的主要功能之一是保证电容器的漏电不影响输入缓冲器电路的操作。电容器的电荷泄漏有各种原因，包括电路的各种晶体管以及电容器本身内部引入的漏电。于是，应理解图2所示的电路用于消除电容器30可能经历的影响输入缓冲器电路22的倒相器状态的电荷泄漏的可能性。于是，由于总线保持器36的操作，可保持倒相器32的状态，直到它被故意切换，而不顾诸如来自电容器30的电荷泄漏可引起输入线25上的小电压变化。
可以其它方法实现抵制和减少电容器漏电的影响。例如，也可运用使用接收部分中的译码器编码的输出缓冲器信号，使得可在足够短的周期内发生切换，从而没有时间把足够的电荷从电容器泄漏到漏极来改变输入的状态。例如编码信号可以是以预定频率在每个周期改变状态的脉冲编码调制信号，或其它适当的信号。
由于输入缓冲器电路22具有相当高的阻抗输入，所以电路22对可能出现在电容器30上的电荷变化的贡献非常少。因此，电容器30主要限于电容器本身的质量以及电容器内可能存在的内部漏电。因此，总线保持器36保证了电容器上的电荷不因通过倒相器32阈值的漏电而减少，从而，增加了电路的整体可靠性，以保持电路被故意切换到的状态。结果，总线保持器36保证了电流把引脚16保持在所需的状态。
容易理解对于本发明输入缓冲器电路22的适当操作，不需要依据IEEE 1394-1995标准构成的隔离电路所需的那种有回差的电路。此外，由于电路22用总线保持器36来保持加到倒相器32的信号状态，所以只需要单个电容元件在相互隔离的另一个集成电路装置的输入/输出节点16和17之间引起直流隔离。
此外，应理解已不需要已有技术中复杂的差分电路，显然，与依据IEEE 1394-1995标准的电路和方法相比，本发明大大地减少了提供直流隔离功能的电路元件数。
此外，应注意通过使用总线保持器电路36明显地增加了噪声容限，因为总线保持器可明显地衰减噪声尖峰，而且为了实现切换，加到总线保持器的电流必须足够大，从而克服总线保持器的电流状态。
应理解虽然本发明的隔离电路将主要用于在互连的两个集成电路中直流或伽伐尼电压不同的那些设备，但在直流电压或地电平基本上相同的那些设备中，也可把此隔离电路用于两个集成电路之间的直接连接。此外，虽然由于依据本发明使用的总线保持器的操作而不需要差分电路，但若选中使用差分电路时它也将工作。
如果需要，可依据本发明构成如图3所示的变压器隔离电路60。如图所示，由可在印刷电路板68或其它适宜结构上构成的隔离电路66使两个集成电路装置62和64互连。集成电路装置62和64中的每一个都具有输出缓冲器电路70和70’以及输入缓冲器电路72和72’。可相似地构成输出缓冲器电路70和70’以及输入缓冲器电路72和72’。在输入/输出引脚78上提供来自集成电路装置62的输出缓冲器电路70的输出和对输入缓冲器电路72的输入。以同样的方式，在输入/输出引脚80上提供来自集成电路54的输出缓冲器电路70’的输出和对输入缓冲器电路72’的输入。可以类似于以上参考图2所述的方式构成输入缓冲器电路72和72’，该方式使用总线保持器电路或其它类似的技术来保证漏电电流不影响用作其一部分的倒相器电路的操作。
在图3所示的电路实施例60中，变压器85的一侧可参照与集成电路装置62结合使用的接地端86，其另一侧连到与集成电路装置64相连的接地端88。各个电容器90和92连到变压器85的相应一侧，以把变压器85的相应一侧分别连到输入节点或引脚78和80。应注意通过对来自输出缓冲器的输出信号进行适当的编码以保证变压器85不饱和，使得在某些设备中不必使用电容器90和29。因可使用变压器的隔离能力，图3所示的变压器实施例60可主要用于在两个集成电路装置60和64之间预期有较高直流电压差的情况。还应指出在变压器的实施例中可能需要编码方案来保证在足够短的周期内进行正常转换，以保持变压器不饱和。
虽然以上描述和示出的本发明具有一定程度的特殊性，但应理解只是通过例子进行这些揭示，本领域内的那些熟练技术人员可在不背离以下要求的本发明的精神和范围的情况下，对部件的组合和布局进行各种改变。
权利要求
1.一种用于在可能引入不同地电势的两个电路之间提供直流隔离的隔离电路，其特征在于包括连在所述电路的一个电路中以把信号传递到输出节点的输出缓冲器；连在所述电路的另一个电路中以在输入节点上接收信号的输入缓冲器；以及连在所述输出和输入节点之间的电容；所述输入缓冲器包括用于阻挡电荷从所述电容中泄漏的电路。
2.如权利要求1所述的电路，其特征在于所述电容是单个电容器。
3.如权利要求1所述的电路，其特征在于所述电容是一个以上的电容器。
4.如权利要求1所述的电路，其特征在于所述信号是数字信号。
5.如权利要求1所述的电路，其特征在于将被隔离的所述一个和另一个电路包含在相应的第一和第二集成电路装置中。
6.如权利要求5所述的电路，其特征在于用于阻挡电荷从所述电容器中泄漏的所述电路是总线保持器电路。
7.如权利要求6所述的电路，其特征在于所述总线保持器电路位于所述第二集成电路装置内部。
8.如权利要求6所述的电路，其特征在于所述总线保持器电路位于所述第二集成电路装置外部。
9.如权利要求1所述的电路，其特征在于用于阻挡电荷从所述电容器中泄漏的所述电路包括一总线保持器电路。
10.如权利要求1所述的电路，其特征在于所述总线保持器电路所提供的驱动少于所述输出缓冲器。
11.如权利要求9所述的电路，其特征在于所述输入缓冲器包括第一倒相器，所述总线保持器包括反向跨接在所述第一倒相器两端的第二倒相器。
12.如权利要求11所述的电路，其特征在于所述总线保持器包括连在电源电压和地电势之间的一p沟道MOS器件和一n沟道MOS器件，所述MOS器件的栅极连到所述第一倒相器的输出，其漏极连到所述第一倒相器的输入。
13.如权利要求1所述的电路，其特征在于将被隔离的所述电路中所述一个电路的所述输出节点是输入/输出节点，所述电路还包括包含在将被隔离的所述电路的所述一个电路中的第二输入缓冲器，所述第二输入缓冲器的输入连到所述输入/输出节点，所述电路还包括位于将被隔离的所述电路的所述一个电路中的第二电路，用于阻挡电荷从所述电容中泄漏。
14.如权利要求1所述的电路，其特征在于用于阻挡电荷从所述电容器中泄漏的所述电路包括与所述输出缓冲器相连的信号编码器和与所述输入缓冲器相连的信号译码器。
15.一种用于在可能引入不同地电势的两个电路之间提供直流隔离的隔离电路，其特征在于包括具有第一和第二变压器线圈的变压器；所述变压器的所述第一线圈连到所述第一电路的接地端以及所述第一电路的输出节点，所述变压器的所述第二线圈连到所述第二电路的接地端以及所述第二电路的输入节点；所述第一电路中连到所述输出节点的信号输出缓冲器；所述第二电路中的信号输入缓冲器，所述信号输入缓冲器连到所述输入节点，并构成在所述输入节点处保持所需的状态，而不管电荷从所述电容中泄漏。
16.如权利要求15所述的电路，其特征在于还包括连在所述第一电路的信号输出节点和所述变压器的所述第一线圈的第二端之间的第一电容，以及连在所述第二电路的信号输入节点和所述变压器的所述第二线圈的第二端之间的第二电容。
17.如权利要求16所述的电路，其特征在于所述第一和第二电容中的每一个是单个电容器。
18.如权利要求16所述的电路，其特征在于所述第一和第二电容中的每一个是一个以上的电容器。
19.如权利要求16所述的电路，其特征在于将被隔离的所述第一和第二电路位于第一和第二集成电路装置中。
20.如权利要求19所述的电路，其特征在于所述信号输入缓冲器包括总线保持器电路。
21.如权利要求20所述的电路，其特征在于所述总线保持器电路位于包含所述输入缓冲器的所述集成电路内部。
22.如权利要求20所述的电路，其特征在于所述总线保持器电路位于包含所述输入缓冲器的所述集成电路外部。
23.如权利要求16所述的电路，其特征在于所述信号输入缓冲器中的每一个都包括一总线保持器电路。
24.如权利要求23所述的电路，其特征在于所述输入缓冲器包括第一倒相器，所述总线保持器包括反向跨接在所述第一倒相器两端的第二倒相器。
25.如权利要求24所述的电路，其特征在于所述总线保持器所提供的驱动少于所述输出缓冲器。
26.如权利要求24所述的电路，其特征在于所述总线保持器包括连在电源电压和地电势之间的一p沟道MOS器件和一n沟道MOS器件，所述MOS器件的栅极连到所述第一倒相器的输出，其漏极连到所述第一倒相器的输入。
27.如权利要求16所述的电路，其特征在于所述信号是数字信号。
28.如权利要求16所述的电路，其特征在于所述输出节点是输入/输出节点，所述电路还包括包含在所述第一电路中的其输入连到所述输入/输出节点的第二输入缓冲器，构成的所述第二输入缓冲器在所述输入/输出节点保持所需的状态，而不管电荷从所述电容中泄漏。
29.如权利要求15所述的电路，其特征在于所述信号输出缓冲器包括信号编码器。
30.一种在第一电路和第二电路之间提供直流隔离的方法，其中所述第一电路的地电势可能不同于所述第二电路的地电势，其特征在于所述方法包括以下步骤在所述第一电路的信号输出节点和所述第二电路的信号输入节点之间连接一电容；在所述第一电路中提供输出连到所述输出节点的信号输出缓冲器；在所述第二电路中提供连到所述输入节点的信号输入缓冲器，构成的所述信号输入缓冲器在所述输入缓冲器的输入处保持所需的状态，而不管电荷从所述电容中泄漏。
31.如权利要求30所述的方法，其特征在于连接电容的所述步骤包括连接多个互连的电容器以提供所述电容。
32.如权利要求30所述的方法，其特征在于连接电容的所述步骤包括连接单个电容器以提供所述电容。
33.如权利要求30所述的方法，其特征在于提供信号输入缓冲器的所述步骤包括提供输入连到所述输入/输出节点且输出连到所述电路的第一倒相器，以及提供跨接在所述倒相器两端的总线保持器以保持所述倒相器的电流状态而不管电荷从所述电容器中泄漏。
34.如权利要求33所述的方法，其特征在于提供总线保持器的所述步骤包括提供反向跨接在所述第一倒相器两端的第二倒相器。
35.如权利要求34所述的方法，其特征在于提供第二倒相器的所述步骤包括提供连在电源电压和地电势之间的一p沟道MOS器件和一n沟道MOS器件，所述MOS器件的栅极连到所述第一倒相器的输出，其漏极连到所述第一倒相器的输入。
36.如权利要求30所述的方法，其特征在于所述输入节点是输入/输出节点，所述方法还包括在所述第二电路中提供第二信号输出缓冲器，连接的所述第二信号输出缓冲器把输出信号传递到所述输入/输出节点。
37.一种在第一电路和第二电路之间提供直流隔离的方法，其中所述第一电路的地电势可能不同于所述第二电路的地电势，其特征在于所述方法包括以下步骤把所述变压器的第一线圈的一端连到所述第一电路的接地端，以及把所述变压器的第二线圈的一端连到所述第二电路的接地端；在所述第一电路的信号输出节点和所述变压器的所述第一线圈的第二端之间连接第一电容；在所述第二电路的信号输入节点和所述变压器的所述第二线圈的第二端之间连接第二电容；在所述第一电路中提供连到所述输出节点的信号输出缓冲器；在所述第二电路中提供连到所述输入节点的信号输入缓冲器，构成的所述信号输入缓冲器在所述输入缓冲器的输入处保持所需的状态，而不管电荷从所述电容器中泄漏。
38.如权利要求37所述的方法，其特征在于提供信号输入缓冲器的所述步骤包括提供输入连到所述输入节点且输出连到所述电路的第一倒相器，以及提供一反向跨接在所述倒相器两端的总线保持器以保持所述倒相器的电流状态而不管电荷从所述电容器中泄漏。
39.如权利要求38所述的方法，其特征在于提供总线保持器的所述步骤包括提供反向跨接在所述第一倒相器两端的第二倒相器。
40.如权利要求39所述的方法，其特征在于提供第二倒相器的所述步骤包括提供连在电源电压和地电势之间的一p沟道MOS器件和一n沟道MOS器件，所述MOS器件的栅极连到所述第一倒相器的输出，其漏极连到所述第一倒相器的输入。
41.如权利要求37所述的方法，其特征在于所述输入节点是输入/输出节点，所述方法还包括提供连在所述第一电路中的第二相反输入缓冲器以接收来自所述输入/输出节点的信号，构成的所述第二信号输出缓冲器在所述第二输入缓冲器的输入处保持所需的状态，而不管电荷从所述电容中泄漏。
全文摘要
提供了一种用于在可能引入不同地电势的两个集成电路装置(11)和(12)之间提供直流隔离的隔离电路(10)，隔离电路包括连在每个电路中的输出缓冲器(20，20’)，以把信号传递到连有输出缓冲器的电路(11，12)的输入/输出引脚(16，17)，可以是单个电容器多电容器组合的电容(30)连到每个电路的引脚(16，17)，在每个电路中还连接了输入缓冲器(22，22’)以接收传递到I/O引脚上的信号。输入缓冲器包括用于阻挡电容器中电荷泄漏的电路。
文档编号H03K19/0175GK1165403SQ9710459
公开日1997年11月19日 申请日期1997年3月31日 优先权日1996年4月8日
发明者D·A·亚克林, K·L·科恩荷 申请人:德克萨斯仪器股份有限公司