用于低功率系统的上电检测器的制作方法

专利名称：用于低功率系统的上电检测器的制作方法
技术领域：
一般来说，本发明涉及上电检测电路，更具体地说，本发明涉及不依赖于通过耦合电容器传输的能量或背对背反相器的贝它(beta)比的一种上电检测电路。
背景技术：
本发明用于包含数据存储元件的集成电路中，以使得为了保护存储数据的完整性，集成电路芯片在电源电压达到某个已知稳定值之前一直保持在禁用状态。在大多数情况下，需要将内部寄存器和定时电路保持在重置状态以防止芯片在电源稳定之前执行任何功能。这样确保了芯片总是在已知状态下启动。例如，芯片定时电路通常从零计数开始。在上电过程中，交叉耦合闩锁电路可能出现任何状态。如果交叉耦合闩锁电路出现错误状态，有可能改变内部寄存器和用于计时的计数器的状态，从而改变这个部分的功能性。
在采用存储元件的大多数系统中，需要确保在系统上电过程中不会无意地将数据写入存储元件中。这是通过使用上电重置电路以确保在其它电路功能可以使用之前系统已经稳定来实现的。

图1中表示了一种典型的现有技术的上电重置电路。但是，这种类型的电路具有如下所述的两个主要缺点。
第一个缺点是它依赖于当Vcc电源电压，Vsupply，提高时通过耦合电容器C1传输的能量的大小。能量传输的量值主要是Vcc功率变化“速率”的函数，该速率可以从几百微秒到几微秒之间变化。在图1中，节点V1上升达到的量值决定电路的断路点。因此，该电路对于噪声峰值是敏感的，并且不能响应非常慢速上升的电源电平。
其次，在图1中，必须非常仔细地设计由背对背反相器I1和I2构成的闩锁电路的贝它比，使得节点V1和V2在上电过程中处于正确的状态。所以，贝它比必须使耦合电容器C1能够将节点V1耦合在高电平，而电容器C2将节点V2耦合在低电平，直到晶体管N1栅极上的反馈电压V4超过阈值电压Vt为止。这使N1导通并将节点V1拉回到低电平状态，而电路的输出变为高电平状态。
如果不是那样，则贝它比就是不正确的，反相器I1可能从逻辑1输出开始，这可以使反相器I2防止V1在上电过程中变为正电平。这还可以防止N5导通，从而防止反馈电压V4超过N1的阈值电压，进而防止闩锁电路的断开。
所以需要有一种上电检测电路，该检测电路的正常工作基本不依赖于通过一个耦合电容器传输的能量或者背对背反相器的贝它比。
发明概要本发明克服了上述和其它的问题及缺点，本发明用于检测电源电压线上上电状态的电路包括一个电力检测电路、一个电流镜电路、一个放大器、和一个输出闩锁/断电电路。当开始在电源电压线上施加电力时，该电力检测电路产生一个禁用信号。当电源电压线上的电压超过一个预定阈值电平时，该电流镜电路使电力检测电路禁用，并产生一个输出信号和一个控制信号。该放大器受来自电力检测电路的禁用信号和来自电流镜电路的控制信号的控制，并与之耦合以接收电流镜输出信号。该放大器产生正比于电流镜输出信号的一个驱动信号。输出闩锁/断电电路在来自电力检测电路的禁用信号作用下禁用，而在来自放大器的驱动信号作用下启用。断电/闩锁电路使电力检测电路、电流镜、和放大器与电源电压线去耦合，并且在从放大器接收到驱动信号时产生一个重置输出信号。
根据本发明，获得了对于上电重置功能的较好控制，并且其控制方式不依赖于Vcc(电源电压)上电的转换速率。
所以本发明的一个目的是提供一种上电重置电路，其不依赖于电源电压的转换速率。
本发明的另一个目的是提供一种上电重置电路，其不依赖于背对背反相器之间的贝它比。
本发明的再一个目的是提供一种上电重置电路，其主要依赖于用于设定内部阈值电平的晶体管阈值电压。
结合以下对于本发明的详细描述和附图能够更加容易理解本发明的这些和其它目的、特征和优点。
附图简介图1为现有技术上电重置电路的示意图。
图2为本发明一个实施例的简化功能方框示意图。
图3为图2所示本发明的上电重置电路实施例的更加详细的示意图。
图4A为在上电状态下图3所示电路选定节点的电压模拟图。
图4B为在上电状态下、不同温度时图3所示电路选定节点的电压模拟图。
图5为图2所示本发明的上电重置电路实施例的更加详细的示意图，其中阈值电压近似设定为Vtp+2Vtn。
发明的详细描述图2为本发明的一个实施例的简化功能方框示意图。该电路包括四个主要的电路块一个电流镜12、一个上电检测器14、一个放大器16、和一个输出驱动器/断电级18。电流镜12、上电检测器14、和放大器16通过晶体管M1与电源电压线20，Vsupply连接。
当开始在电源电压线20上施加电力时，上电检测器14在线路28上产生一个信号使放大器16暂时禁用，并在线路32上产生一个信号使晶体管M1暂时保持在ON状态。
当电源电压线20上的电压电平进一步提高时，电流镜12变为启用状态，并在线路22上产生一个输出信号，并在线路24上产生一个启用信号(或控制信号)。线路22上的输出信号使上电检测器14禁用，并对消它在线路28上的禁用信号，和在线路32上的启用信号。与此同时，所说放大器16在线路24上的启用信号作用下恢复正常工作状态，并且由放大器16将线路22上的输出信号放大。
来自放大器16的放大信号工作以使输出驱动器/断电级18启用，其又产生全部电路的重置输出，还在达到上电断开点电压之后通过经由线路26向晶体管M1的栅极施加一个禁用信号而使晶体管M1禁用。其后由本发明的上电重置电路使电流镜12、上电检测器14和放大器16电路掉电，以减少功率消耗。
现在参见图3，其中表示了本发明优选实施例的一个更加详细的示意图，现在对其进行介绍。图3示意图中的电路一般按照图2所示的功能块分组。两个附图中相同的信号和元件用相同的参照标号和名称表示。
电流镜12是由p-沟道场效应晶体管(“PFET”)M2和M3以及n-沟道场效应晶体管(“NFET”)M4、M5和M6构成。晶体管M2的源极在节点Vpow与PFET M1采用二极管方式连接。晶体管M2的栅极与M3的栅极相连，其源极与节点Vpow相连。晶体管M6的源极以二极管方式接地，其漏极与晶体管M3的漏极相连。晶体管M5的栅极与晶体管M6的栅极和线路24相连，其源极接地。晶体管M4控制晶体管M2的漏极与晶体管M5的漏极之间的信号路径，其栅极与晶体管M3和M6的漏极连接点相连，并由该点的电压电平控制。
上电检测器14由PFET M7、NFET M8和M13、以及电容器C1构成。M7的源极与节点Vpow相连，其栅极与线路22相连以接收来自电流镜12的输出信号，其漏极与M8的漏极相连。电容器C1连接在M7的栅极与漏极之间。晶体管M13的栅极与晶体管M7的漏极相连，其源极接地，其漏极经由线路32与M1的栅极相连。
图3所示实施例中的放大器16为由PFET M9和M10、以及NFET M12，M14和M15构成的一个电压增益级。晶体管M9的源极以二极管方式与节点Vpow相连。晶体管M10的源极也与节点Vpow相连，而其栅极与晶体管M9的栅极相连。晶体管M12和M15的源极接地，同时晶体管M12的漏极与晶体管M10的漏极相连。晶体管M15的栅极与从电流镜12延伸的线路24连接，而晶体管M12的栅极经由线路18与M7的漏极相连。最后，晶体管M14控制晶体管M9和M15漏极之间的信号路径，并由线路22上的信号控制。
输出驱动器/断电级18由反相器I1和I2、以及PFET M16和M17构成。反相器I1从线路30接收来自M10和M12的漏极连接点的信号，进而驱动反相器I2。M16和M17的栅极都与反相器I1的输出端相连、它们的源极都与反相器I2的输出端相连。M17的源极用于当反相器I1的输出为低电平时将重置输出信号反馈到I1的输入端。
现在参照图3和图4A介绍图3所示电路的操作。最初，电路中所有节点电压均为0伏。当开始上电过程时，晶体管M1的源极从Vsupply接受电力，M1开始向电流镜12、上电检测器14、和放大器16供电。在这个时间点，节点Vpow电压向Vcc斜线上升。当节点Vpow达到PFET阈值电压Vpt时，晶体管M2、M3、M9和M10开始导通。
但是，晶体管M7设计为导通速率快于M2、M3、M9和M10的导通速率，例如可以通过使M7的物理尺寸大于M2、M3、M9和M10的物理尺寸来实现。这样可使节点V3的电压随Vsupply上升，并且当节点V3电压达到NFET阈值电压Vtn时，使晶体管M12和M13导通。在图4A所示示例中，如图所示，电压V3在这个时间段t1内斜线上升至大约0.7伏特。而在时间段t1，这又将节点V4电压保持为低电平，并且还使晶体管M13导通以保持晶体管M1导通。因此，开始时，重置输出电平为低电平。在图4A中，用标记为V(out)的虚线表示这一特征，该虚线在时间段t1位于曲线图水平轴或其附近。
在该时间段t1，节点V2和V5的电压将上升，但是其上升速率慢于节点V3的电压。当M7导通时，节点V3电压将随电压Vpow-Vtp变化，其中Vtp为晶体管M7的PFET阈值电压。通常，Vtn＜Vtp，所以当M7导通时，节点V3的电压Vpow-Vtp将大于Vtn，从而导通晶体管M12和M13，并将节点V4电压保持为低电平。
当Vpow继续向Vsupply+Vtp增大时，电流镜12开始变为可工作状态。这将使得节点V1的电压增大到M7的栅极-源极电压开始下降到低于Vtp的一点，从而使M7开始截止。可以看出这种情况出现在图4A所示的时间段t2中。
更具体地说，电流镜12中的电压V2开始时将随Vpow-Vtp变化，然后当Vpow-Vtp达到Vtn时使晶体管M4导通。这种情况下发生在图4A所示的时间段t3。可取的是，支路M3-M6中的电流为M2-M5支路中的两倍(2X)，其用于控制晶体管M7和M8的断开点(上电检测器14被禁用点)。换句话说，通过使支路M3-M6中的电流与支路M2-M5中的电流取适合的比率，可以控制节点V1的电压作为Vpow-Vtp电平的函数，从而可以控制上电检测器14的禁用点。
在工作过程中，在M4栅极电压达到Vtn阈值电压之前，M4阻止电流进入M5。在这一时间点，Vpow将为Vtp+Vtn。当M4开始导通时，电流开始流入M5，电压V1增大的速率变得较低；但是V1继续增大以确保M7截止。在图4A所示实施例中，V1趋近并最终箝位在2.6伏特，在这一点，M7截止。
在时间段t2中，当M4导通时，由晶体管M5和M6构成的电流源将开始使晶体管M8和M15导通。当M8导通时，节点V3的电压开始下降，晶体管M12和M13开始截止。随着M15导通，M14可以开始导通，因为放大器16中M14的栅极电压已经超过Vtn。这使得节点V5电压开始下降，而这又使晶体管M10导通。随着M12和M10的导通和截止，使得节点V4电压上升，从而触发输出驱动器/断电级18在t3输出重置输出信号。
换句话说，当在时间t2内Vpow达到Vtp+Vtn时，晶体管M7截止，晶体管M8导通。这使得节点V3和V5电压下降，而这又使得晶体管M12截止，和使M10导通。这引起节点V4电压上升，和使电路处于断开(trip)状态。
所以，当Vpow接近Vtp+Vtn时，该电路将“断开(trip)”。
当达到电路断开点时，节点V4电压上升至Vsupply。这将迫使反相器I1的输出变为低电平，并导通PFET晶体管M16和M17。反相器I2产生电路的输出驱动信号，并跟随节点V4的状态变化。当晶体管M16和M17导通时，M16将电路的输出电平反馈到晶体管M1的栅极，以使之截止。这样将电流镜12、上电检测器14、和放大器16与Vsupply去耦合和将它们断电，从而使这些电路级在这之后不再耗电。晶体管M16将电路的输出电压反馈到反相器I1的输入端，以将I1和I2闩锁在它们的当前状态。
表1给出图3所示晶体管相对大小的说明列表。
表1晶体管类型大小M1 NFET 50/2M2 NFET 20/10M3 NFET 20/10M4 NFET 40/3M5 NFET 10/10M6 NFET 15/10M7 NFET 40/5M8 NFET 5/10M9 NFET 20/10M10NFET 20/10M12NFET 10/6M13NFET 3/6M14NFET 20/3M15NFET 5/10M16PFET 3/12M17PFET 3/10
图4B表示图3所示电路在不同的电源电压和温度下的输出响应。
在图3所示的放大器16级中，当Vsupply为非常低的电平，例如低于2.0伏特时，电容器C1是有用的。当电路上电时，电容器C1将Vpow电平的变化耦合到M12和M13的栅极，以辅助M7使它们导通。
图5表示本发明的另一个实施例，其中电流镜12的晶体管M5，而不是M6，以二极管方式连接。在这种结构中，在电流镜12变为可工作状态之前，M5和M4都必须导通。这导致断开点电压又增大Vtn。所以，在图3所示电路断开点电压接近Vtp+Vtn时，图5所示电路的断开点将接近Vtp+2Vtn。
虽然图2、3和5所示实施例表示电源电压线20是通过晶体管M1与Vpow耦合的，但是应当理解，不使用M1，也可以实现本发明，即在产生重置输出之后不需要将电路断电的情况下。在这种情况下，例如，输出驱动器/断电级18也可以不需要，可以将放大器16用作本发明的输出电路。此外，虽然这些附图还表明使用了放大器16，但是应当理解，按照本发明的构思，根据所使用的电流镜的驱动能力和对输出驱动器/断电级18的要求，可以使用不同的放大器，或者根本不使用放大器。
本说明书中使用的术语和表述只是用作说明，而不是限定，在使用这些术语和表述时，并没有将所表示和描述特征的等价物或其某个部分排除在外，应当认识到，在要求保护的本发明范围内各种改进都是可能的。
权利要求
1.用于检测电源电压线上上电状态的一种装置，它包括与所说电源电压线连接了一个上电检测电路，当开始向所说电源电压线施加工作电力时，该电路产生一个禁用信号；与所说上电检测电路相连以对其进行控制的一个电流镜，其中所说电流镜使所说上电检测电路禁用，并产生一个控制信号和一个输出信号，当所说电源电压线上的电压超过预定阈值电平时，所说输出信号大于预定控制电平；和由所说禁用信号和所说控制信号控制的一个输出电路，其与所说电流镜相连以接收电流镜输出信号，其中所说输出电路产生正比于所说电流镜输出信号的一个驱动信号。
2.如权利要求1所述的装置，其特征在于所说电流镜包括第一和第二电流路径，其中当所说电流镜处于工作状态时，所说第一电流路径中的电流正比于所说第二路径中的电流；和设置在所说第一电流路径中并由所说第二电流路径中的电压控制的一个电流控制装置。
3.如权利要求1所述的装置，其特征在于所说断电电路、电流镜、和输出电路都可控制地与所说电源电压线相连，并且还包括与所说输出电路相连的一个输出驱动器/断电电路，其在所说输出电路的驱动信号作用下启用，其中所说输出驱动器/断电电路在接收到来自所说输出电路的驱动信号时，将所说上电检测电路、电流镜和放大器与所说电源电压线去耦合，并产生一个重置输出信号。
4.如权利要求1所述的装置，其特征在于所说上电检测电路包括与所说电源电压线相连并由所说电流镜的输出信号控制的一个选通晶体管，其中所说选通晶体管的大小使其能够在电源电压线上的电压电平低于所说电流镜和放大器中电路电压时工作，并且所说选通晶体管在所说电流镜没有输出信号时工作，而在所说电流镜产生输出信号时停止工作。
5.如权利要求1所述的装置，其特征在于所说输出电路包括第一和第二电流路径，其中当所说输出电路工作时，所说第二电流路径中的电流正比于所说第一电流路径中的电流；和一个电流选通晶体管，其设置在所说第一电流路径中，用于控制其中的电流作为所说电流镜输出信号的函数，并且在所说上电检测电路产生的禁用信号作用下停止工作，在所说电流镜产生的启用信号作用下启动工作。
6.如权利要求3所述的装置，其特征在于所说电流镜包括第一和第二电流路径，其中当所说电流镜工作时，第一电流路径中的电流正比于第二电流路径中的电流；和一个电流控制装置，其设置在所说第一电流路径中，并由所说第二电流路径的电压控制。
7.如权利要求3所述的装置，其特征在于所说输出驱动器/断电电路包括一个闩锁电路，当在所说放大器产生的重置驱动信号作用下启用时产生所说重置输出信号；由所说闩锁电路状态控制的一个去耦合电路，当产生所说重置输出信号时，其使所说电流镜、上电检测电路和放大器与电源电压线去耦合。
8.如权利要求3所述的装置，其特征在于它还包括一个电源电压晶体管，其在所说的电源电压线与所说上电检测电路、电流镜、和放大器之间形成一个可控制路径，其中所说输出驱动器/断电电路包括一个第一反相器，其一个输出端与一个第二反相器的一个输入端相连；和第一和第二反馈晶体管，每个晶体管可控制地与所说第一反相器的输出端相连，其中所说第一反馈晶体管在所说第二反相器的一个输出端与所说第一反相器的一个输入端之间形成一个反馈路径，并且其中所说第二反馈晶体管形成从所说第二反相器的输出端到所说电源电压晶体管的一个路径，使得由所说电源电压晶体管形成的可控制路径由被所说第二反馈晶体管反馈的信号控制。
9.如权利要求3所述的装置，其特征在于所说上电检测电路包括与所说电源电压线相连并由所说电流镜的输出信号控制的一个选通晶体管，其中所说选通晶体管的大小使之能够在电源电压线的低于所说电流镜和放大器中电路电压的电压电平下工作，并且所说选通晶体管在所说电流镜没有输出信号时工作，而在电流镜产生输出信号时停止工作。
10.如权利要求3所述的装置，其特征在于所说输出电路包括第一和第二电路路径，其中当所说输出电路工作时所说第二电流路径中的电流正比于所说第一电流路径中的电流；和一个电流选通晶体管，其设置在所说第一电流路径中，用于控制其中的电流作为所说电流镜输出信号的函数，并且在所说上电检测电路产生的禁用信号作用下停止工作，而在所说电流镜产生的启用信号作用下启动工作。
11.如权利要求6所述的装置，其特征在于所说电流镜包括第一电导性类型的第一和第二晶体管，其中所说第一电导性类型的第一和第二晶体管之一是以二极管方式连接的；与所说第一电导性类型不同的第二电导性类型的第一和第二晶体管，其中所说第二电导性类型的第一和第二晶体管之一是以二极管方式连接的；所说以二极管方式连接的第一电导性类型的晶体管连接在所说电源电压线与第二电流路径之间以控制其间的电流，所说第一电导性类型的另一晶体管连接在所说电源电压线与第一电流路径之间以控制其间的电流；和所说以二极管方式连接的第二电导性类型的晶体管连接在所说第二电流路径与一个电路共用接地点之间以控制其间的电流，所说第二电导性类型的另一晶体管连接在所说第一电流路径与所说电路共用接地点之间以控制其间的电流；和所说电流控制装置设置在所说第一电导性类型的另一晶体管与所说第二电导性类型的另一晶体管之间的所说第一电流路径中。
12.如权利要求6所述的装置，其特征在于所说电流镜包括第一电导性类型的第一和第二晶体管，其中所说第一电导性类型的第一和第二晶体管之一是以二极管方式连接的；与所说第一电导性类型不同的第二电导性类型的第一和第二晶体管，其中所说第二电导性类型的第一和第二晶体管之一是以二极管方式连接的；所说以二极管方式连接的第一电导性类型的晶体管连接在所说电源电压线与第二电流路径之间以控制其间的电流，所说第一电导性类型的另一晶体管连接在所说电源电压线与第一电流路径之间以控制其间的电流；和所说以二极管方式连接的第二电导性类型的晶体管连接在所说第一电流路径与一个电路共用接地点之间以控制其间的电流，所说第二电导性类型的另一晶体管连接在所说第二电流路径与所说电路共用接地点之间以控制其间的电流；和所说电流控制装置设置在说第一电导性类型的另一晶体管与所说第二电导性类型的另一晶体管之间的所说第一电流路径中所。
13.用于检测电源电压线上上电状态的一种装置，它包括与所说电源电压线可控制地连接的一个上电检测电路，当在所说电源电压线上开始施加电力时，所说上电检测电路产生一个禁用信号；一个电流镜，其与所说上电检测电路相连以进行控制和可控制地与所说电源电压线连接，其中所说电流镜使所说上电检测电路停止工作，并当所说电源电压线上的电压超过一个预定阈值电平时，产生大于一个预定控制电平的一个输出信号和一个控制信号；一个放大器，其可控制地与所说电源电压线相连，由所说禁用信号和所说控制信号控制，并与所说电流镜相连以接收其输出信号，其中所说放大器产生正比于所说电流镜输出信号的一个驱动信号；和由所说驱动信号启用的一个输出驱动器/断电电路，其中所说输出驱动器/断电电路将所说上电检测电路、电流镜和放大器与所说电源电压线去耦合，并在接收到来自所说放大器的驱动信号时产生一个重置输出信号。
14.如权利要求13所述的装置，其特征在于所说电流镜包括，第一和第二电流路径，当所说电流镜工作时其中所说第一电流路径中的电流正比于所说第二路径中的电流；和一个电流控制装置，其设置在所说第一电流路径中，并由所说第二电流路径中的电压控制。
15.如权利要求13所述的装置，其特征在于所说输出驱动器/断电电路包括一个闩锁电路，当在所说放大器产生的重置驱动信号作用下启用时产生所说重置输出信号；一个去耦合电路，其由所说闩锁电路的状态控制，当产生所说重置输出信号时，所说去耦合电路将所说电流镜、上电检测电路和放大器与所说电源电压线去耦合。
16.如权利要求13所述的装置，其特征在于它还包括一个电源电压晶体管，所说晶体管形成所说电源电压线与所说上电检测电路、电流镜和放大器之间的一个可控制路径，并且所说输出驱动器/断电电路包括一个第一反相器，其一个输出端与一个第二反相器的一个输入端相连；和第一和第二反馈晶体管，每个晶体管均可控制地与所说第一反相器的输出端相连，其中所说第一反馈晶体管连接在所说第二反相器的一个输出端与所说第一反相器的一个输入端之间以形成一个反馈路径，所说第二反馈晶体管连接形成从所说第二反相器的输出端至所说电源电压晶体管的一个路径，使得由所说电源电压晶体管形成的可控制路径由所说第二反馈晶体管反馈的信号控制。
17.如权利要求13所述的装置，其特征在于所说上电检测电路包括与所说电源电压线相连并由所说电流镜输出信号控制的一个选通晶体管，其中所说选通晶体管的大小使之在可以所说电源电压线上的电压电平低于所说电流镜和放大器中电路的电压时工作，所说选通晶体管在电流镜没有产生输出信号时工作，而在电流镜产生输出信号时停止工作。
18.如权利要求13所述的装置，其特征在于所说放大器电路包括第一和第二电流路径，当所说放大器工作时，所说第二电流路径中的电流正比于所说第一电流路径中的电流；和一个电流选通晶体管，其设置在所说第一电流路径中用以控制其中的电流作为所说电流镜输出信号的函数，并且在上电检测电路产生的禁用信号作用下停止工作，而在所说电流镜产生的启用信号作用下启动工作。
19.如权利要求14所述的装置，其特征在于所说电流镜包括第一电导性类型的第一和第二晶体管，其中所说第一电导性类型的第一和第二晶体管之一是以二极管方式连接的；与所说第一电导性类型不同的第二电导性类型的第一和第二晶体管，其中所说第二电导性类型的第一和第二晶体管之一是以二极管方式连接的；所说第一电导性类型的以二极管方式连接的晶体管连接在所说电源电压线与所说第二电流路径之间以控制其间的电流，所说第一电导性类型的另一晶体管连接在所说电源电压线与所说第一电流路径之间以控制其间的电流；和所说第二电导性类型的以二极管方式连接的晶体管连接在所说第二电流路径与一个电路共用接地点之间以控制其间的电流，所说第二电导性类型的另一晶体管连接在所说第一电流路径与所说电路共用接地点之间以控制其间的电流；和其中所说电流控制装置设置在所说第一电导性类型的另一晶体管与所说第二电导性类型的另一晶体管之间的所说第一电流路径中。
20.如权利要求14所述的装置，其特征在于所说电流镜包括第一电导性类型的第一和第二晶体管，所说第一电导性类型的第一和第二晶体管之一是以二极管方式连接的；与所说第一电导性类型不同的第二电导性类型的第一和第二晶体管，所说第二电导性类型的第一和第二晶体管之一是以二极管方式连接的；所说第一电导性类型的以二极管方式连接的晶体管连接在所说电源电压线与所说第二电流路径之间以控制其间的电流，所说第一电导性类型的另一晶体管连接在所说电源电压线与所说第一电流路径之间以控制其间的电流；和所说第二电导性类型的以二极管方式连接的晶体管连接在所说第一电流路径与一个电路共用接地点之间以控制其间的电流，所说第二电导性类型的另一晶体管连接在所说第二电流路径与所说电路共用接地点之间以控制其间的电流；和其中所说电流控制装置设置在所说第一电导性类型的另一晶体管与所说第二电导性类型的另一晶体管之间的所说第一电流路径中。
全文摘要
本申请描述了一种上电重置检测器电路,该电路利用NMOS和PMOS晶体管(M7和M8)的阈值电压检测集成电路的上电状态,并使用一个电流镜(M2至M6)跟踪电源电压及其过程的变化。
文档编号H03K17/22GK1231082SQ97198114
公开日1999年10月6日 申请日期1997年7月24日 优先权日1996年7月26日
发明者B·S·桑德胡 申请人:罗姆美国有限公司