用于降低dac中的电容器感应的isi的方法和设备的制造方法
【技术领域】
[0001] 本发明的主体涉及模数转换器（DAC)，而且更具体地涉及通过考虑DAC元件中的 寄生电容来减轻DAC中的码间干扰（ISI)。
【背景技术】
[0002] DAC接收数字输入信号并提供表示数字信号的模拟输出信号（例如，电流，电压或 电荷）。DAC(例如，完全解码DAC或温度计式DAC)可包括向DAC输出提供电流或电压的多 个单元元件。在一种设计中，单元元件可包括被开关控制以便在输出提供电流的有源电流 源。在另一种设计中，单元元件可包括连接至基准电压以便在输出产生电流的电阻器。根 据数字输入信号的值，开关被操作来控制每个单元元件的贡献以提供输出电流。单元元件 的输出被组合来提供代表数字输入信号的模拟输出信号。
[0003] 随着开关导通或断开，与元件相关的寄生电容可从输出汲取电荷（例如，后续放 大级的虚拟接地节点）。由于在每个时钟周期，不同单元元件可被激活或去激活以提供与 数字输入信号相对应的模拟输出信号，从输出汲取的电荷量可根据单元元件状态的变化而 变化。电荷的变化可在DAC输出处汲取代码相关电荷。输出处的额外电荷可能是码间干扰 (ISI)的源，码间干扰是当误差取决于当前代码和之前代码时的一种扭曲形式。
【附图说明】
[0004] 为了理解本发明的特征，下文描述了一些附图。然而，应该注意的是，附图仅仅图 示出本发明的具体实施例并因此不被认为限制了其范围，本发明可包括其它等效实施例。
[0005] 图1图示出根据本发明实施例的DAC的框图。
[0006] 图2图示出根据本发明实施例的温度计式DAC电路。
[0007] 图3图示出根据本发明实施例的电阻性DAC电路。
[0008] 图4图示出根据本发明实施例的电流舵DAC电路。
[0009] 图5图示出根据本发明实施例的包括模数转换器（ADC)的连续时间2-A调制器 (CTDSM)的框图。
[0010] 图6A和6B图示出连续时间2-A调制器（CTDSM)的输出频谱。
【具体实施方式】
[0011] 本发明的实施例可涉及一种减轻由于数模（DAC)元件中的寄生电容导致的码间 干扰（ISI)的方法。根据本发明的实施例的电路可包括多个主DAC元件，用于将数字输入 信号转换成模拟输出信号。控制电路可控制每个主DAC元件以根据数字输入信号而在第一 状态和第二状态之间切换从而在输出处提供表示数字输入信号的模拟输出信号。多个校正 性DAC元件可被并行地耦接至控制电路和输出之间的多个主DAC元件。多个校正性DAC元 件可被控制来减轻由于主DAC元件中的寄生电容导致的ISI。多个校正性DAC元件可被配 置成使得它们不向模拟输出信号贡献直流电流。
[0012] 在一个实施例中，控制电路可控制每个校正性DAC元件以在第一状态和第二状态 之间变化，从而使得主DAC元件和校正性DAC元件的寄生电容从输出汲取的电荷恒定。在 另一实施例中，控制电路可控制每个校正性DAC元件以在第一状态和第二状态之间变化， 从而使得每个周期中在第一和第二状态之间转换的主DAC元件和校正性DAC元件的总数恒 定。
[0013] 图1图示出根据本发明实施例的DAC100的框图。DAC100可包括控制电路120、 主DAC元件130和校正性DAC元件140。DAC100可提供与数字输入信号110相对应的模 拟输出信号150。校正性DAC元件140可并行地耦接至控制电路120和输出150之间的主 DAC元件 130。
[0014] 控制电路120可根据解码的数字输入信号110来控制主DAC元件130的操作。每 个主DAC元件130的输出可被组合（例如，通过加法器）以提供模拟输出信号150。输出信 号150可以是差分输出信号（0UTP和0UTN)。
[0015] 控制电路120还可根据主DAC元件130的状态或者根据解码的数字输入信号110 来控制校正性DAC元件140的操作。校正性DAC元件140可被控制以使得输出150处的总 寄生电容从输出150汲取的电荷大致不变，而不管主DAC元件130的状态如何。不管校正 性DAC元件140的状态如何，校正性DAC元件140可能不向输出150提供直流电流。如下 文将更详细地讨论的那样，由于校正性DAC元件140中的寄生电容C2,校正性DAC元件140 可能仍从输出150汲取电荷。
[0016] 基准电压VKEF 160可被耦接至主DAC元件130。基准电压VKEF 160可被主DAC元 件130用来根据从控制电路120接收的控制信号向输出150提供电流。
[0017] 在操作期间，寄生电容Cl，C2(如幻像所示）可出现在主DAC元件130和校正性 DAC元件140中。寄生电容C1，C2可表示主DAC元件130和/或校正性DAC元件140中的 一个或多个单元元件的寄生电容。虽然DAC元件中的不同组件可能对寄生电容有贡献，寄 生电容的主要来源可能是DAC元件中的开关。由于开关被控制来提供DAC元件的不同状态， 所以DAC元件中的寄生电容可能变化。
[0018] 寄生电容C1，C2可降低DAC100以及包含DAC100的电路的性能。由于寄生电容 C1，C2取决于DAC元件的状态，所以寄生电容C1可以在主DAC元件130的切换期间汲取代 码相关电荷。
[0019] 为了减轻使得DAC100的性能衰退的寄生电容C1 (例如，汲取代码相关电流），校 正性DAC元件140可被包含以平行于主DAC元件130。校正性DAC元件140可以是主DAC 元件130的近似复制。在一个实施例中，仅仅主DAC元件130的开关被复制在校正性DAC元 件140中。因此，主DAC元件130中的每个切换电路可包括校正性DAC元件140中的互补 切换电路。可不向校正性DAC元件140提供基准电压VKEF 160。因此，校正性DAC元件140 可不包括向输出150贡献直流电流的实际的电流元件（未在图1中示出）。校正性DAC元 件140可能由于校正性DAC元件140的寄生电容而仍向输出160贡献代码相关电流。
[0020] 在另一实施例中，主DAC元件130中的可能贡献寄生电容的所有电路组件可被复 制在校正性DAC元件140中以模仿主DAC元件130中的寄生电容。例如，主DAC元件130 中的电阻器和/或电流源可被复制在校正性DAC元件140中。校正性DAC元件140中的电 流源可能是"虚设的"电流源（例如，OFFM0S器件）。校正性DAC元件140中的电阻器可 能是"虚设的"电阻器（例如，其两端相互短接）。
[0021] 在操作中，控制电路120可控制主DAC元件和校正性DAC元件以使得寄生电容C1， C2从输出150汲取的电荷保持恒定而不管主DAC元件130的状态如何。在一个实施例中， 为了保持恒定的寄生电容Cl，C2,主DAC元件130和校正性DAC元件140中每个周期变化的 元件数量可保持恒定。例如，在主DAC元件130中总共N个元件中的k个元件在一个时钟 周期内变化的同时，校正性DAC元件140中的N-k个元件可也变化。即，在任意周期期间， 总体N个元件改变其状态。因此，由于寄生电容Cl，C2而汲取的总电荷可保持大致恒定，而 不管主DAC元件130和校正性DAC元件140中的哪些DAC元件是激活的。元件是从"导通 状态"变为"断开状态"还是从"断开状态"变为"导通状态"，可能也无关紧要。
[0022] 在另一实施例中，主DAC元件130和校正性DAC元件140中的每对互补元件可能 具有不同状态。例如，在主DAC元件130中的元件处于第一状态（例如，导通状态）的同 时，校正性DAC元件140中的互补元件可处于第二状态（例如，断开状态）。所以，在每个周 期期间，N个元件可能处于第一状态而且N个元件可能处于第二状态。因此，由于寄生电容 C1，C2而汲取的总电荷可保持大致恒定，而不管主DAC元件中改变状态的元件数量如何，由 此提供所需的模拟输出信号150。
[0023] 在一个实施例中，第一状态可包括向输出150提供正电流的主DAC元件130,第二 状态可包括不向输出150提供电流的主DAC元件130。在另一实施例中，第一状态可包括向 输出150提供正电流的主DAC元件130,第二状态可包括向输出150提供负电流的主DAC元