数字电压斜坡发生器的制造方法
【专利说明】数字电压斜坡发生器
【背景技术】
[0001] 这大体上涉及电压斜坡的生成。
[0002] 电压斜坡简单来说是在诸如生成脉冲宽度调制（PWM)信号之类的许多应用中有 用的三角波形。脉冲宽度调制信号应用于包括功率管理和显示的广泛多样的应用中。
[0003] 传统地，用于脉冲宽度调制信号的斜坡发生器采用电流源积分器。电流源积分器 通常涉及使用具有校准值的模拟组件。此外，传统解决方案采用基于电流源、梯形电阻器等 等的电压域转换器数模转换器。在这种情况下，斜坡的速度受限于解码器而且当生成很多 位时很复杂。
【附图说明】
[0004] 参考下面的附图对一些实施例进行描述。
[0005] 图1是一个实施例的示意图。
[0006] 图2是根据一个实施例的内插（interpolated)低等待时间延迟线或环形振荡器 的示意图。
[0007] 图3示出了斜坡发生器的另一个实施例。
[0008] 图4示出了斜坡发生器的另一个实施例。
[0009] 图5包括根据一个实施例的通过如图4所示的斜坡发生器在不同位置产生的波 形。
[0010] 图6是一个实施例的部分示意图。
[0011] 图7是斜坡发生器的另一个实施例的示意图。
[0012] 图8示出了根据一个实施例的开关DC到DC转换器。
[0013] 图9示出了根据一个实施例的用于全数字DC到DC转换器或数字到时间转换中的 波形。
[0014] 图10是根据一个实施例的用于数字到时间转换器或数字DC到DC转换器的数字 斜坡发生器的电路图。
[0015] 图11示出了根据一个实施例的模数转换器。
[0016] 图12示出了根据一个实施例的发射器。
[0017] 图13是一个实施例的系统图。
[0018] 图14是一个实施例的透视图。
【具体实施方式】
[0019] 根据一些实施例，全数字斜坡发生器可以采用一串串联连接的延迟或基于数字到 时间的电路来执行电压斜坡生成。因此，在一些实施例中，可以替换传统的运算放大器电路 和张弛振荡器以生成用于DC到DC或直接时基DC到DC转换器的三角斜坡波形。对于许多 应用，采用延迟线可以产生足够的分辨率。因此，在一些实施例中，时域技术可以提供更为 数字的方法，该方法随处理技术而缩放并允许高速操作。基于逆变器和电容器的使用的设 计可以随处理技术而缩放。在一些实施例中，解码器和驱动逻辑电路可以集成在电压斜坡 生成中。
[0020] 图1中，是根据一个实施例的电压斜坡发生器的示意图，其可以包括内插低等待 时间延迟线或环形振荡器。无内插的延迟线提供整数门延迟（gatedelay)。利用内插，延 迟线可以提供分数门延迟。由于只用于内插低等待时间延迟线而没有用于环形振荡器的实 施例，所以时钟输入以虚线示出。延迟线或环形振荡器10耦合到由一排并联电容器44构 成的电容器加法网络42,其输出产生斜坡发生器的输出Vtjut，典型地为三角斜坡信号。
[0021] 延迟线可以包括为减少延迟而加和在一起的多个并联连接的逆变器输出（参见 例如图2中的逆变器18,36和34)。也可以采用包括延迟游标的其它技术。根据一些实施 例，网络42可以包括多个电容器，为了模块化设计，每个电容器专用于延迟线的单个逆变 器。
[0022] 在一些实施例中，可以产生很高频率的脉冲宽度调制信号用于功率管理，包括10 兆赫兹到1千兆赫兹范围内的信号。在较高频率下可以更容易抑制开关调节器中的噪声。 但是，频率太高的话，会出现开关损耗。
[0023] 因此，参考图2,示出了内插低等待时间延迟线10的一个实施例。根据一个实施 例，其包括串联的11个逆变器12,14,16,18, 20, 22, 24, 26, 28, 30和32。然而，可以使用其 它数量的串联连接的逆变器。每一级（12,14,16…）可以包括多个并联连接的逆变器。逆 变器40分接在逆变器30的输出端，逆变器38分接在逆变器26的输出端，逆变器34分接 在逆变器28的输出端，并且逆变器36分接在逆变器24的输出端。逆变器34和36被短路 到逆变器18的输出端，而逆变器38和40被短路到逆变器20的输出端。
[0024] 作为结果，内插延迟线可在一些实施例中实施。当来自时钟输入信号的时钟沿被 传播通过延迟线时，每个电容器44输入端处的电压会改变，但具有延迟。
[0025] 在没有外部时钟的系统中，可以实施环形振荡器。该振荡器可以是锁相环（PLL) 或者延迟锁定环（DLL)结构的一部分。在一些实施例中，PLL或DLL结构可以是功率管理 单元时钟发生器的一部分。因此，参考图3,延迟线IOd可以包括多个位于例如图2中的串 联连接的逆变器12-32的一个或多个之间的反馈线11。电容器加法网络42与图1相比可 以不变。
[0026] 在一些实施例中，内插延迟线可以是逆变器18的输出以及来自逆变器34和36的 输出之间的排列的结果。注意，逆变器34和36接收从逆变器18的输入的前级接收其输入。 因此，有三个逆变器的输出短路在一起。这三个逆变器中一个的输入来自前一级，这三个逆 变器中的另一个的输入来自三级前，并且第三个逆变器的输入来自五级前。由于不需要特 定数量的逆变器，所以任何数量的并联逆变器都可以用来产生内插的延迟。因而所发生的 是，信号甚至在它原本转换之前就开始转换，这是因为它接收的是来自链中较上端的输入。 通常来说，由于单元中的延迟，在信号沿线向下传播时，转换相继发生。例如，如果希望在逆 变器24开始转换之前逆变器22触发，那么逆变器24触发并且逆变器26开始转换。当逆 变器22开始转换时逆变器26输出开始转换。这导致延迟之间的内插并且允许对延迟的最 终分辨率的调整。接着，在一些实施例中，当去除噪声时电压斜坡可以更为接近地模拟理想 三角波，而在加法网络或DC到DC转换器的输出中没有这么多的滤波。
[0027] 在一些实施例中可以作许多改进。如果由于先进的处理技术使得逆变器延迟足够 好，那么在一些实施例中单个串联连接的逆变器的串就够了。
[0028] 在一些实施例中利用延迟或数字时基电路来执行电压斜坡生成可以提供全数字 斜坡。如果需要更精细的分辨率，那么可以采用各种其它技术。通常有三种观点。如果采 用时钟输入那么就采用延迟线，并且如果没有时钟输入那么就采用环形振荡器。可以通过 将延迟线或环形振荡器嵌入在PLL或DLL中来实现输出电压的第三个实施例中的精确谱控 制，如图3所示。
[0029] 因而，图4示出了一个简单的示例，对于小型电路，采用延迟线。节点A，B，C和D 具有图5中所示的其输出。注意，每个输出相对于其前级延迟。电压输出（Vout)也在图5 中示出。电容器一个接一个被时钟输入沿所充电。延迟单元的充电是具有受限斜率的平滑 斜坡。波形的下降沿强制输出电压斜坡的下降。如果延迟被嵌入在环形振荡器或DLL中这 会更好地工作，但通常来说，如果延迟长到足够跨越整数个周期，那么斜坡会保持。
[0030] 延迟线的长度可以通过数字地禁用额外逆变器的方式（例如，利用打开或关闭逆 变器16周围的旁路50的开关48)控制串联连接的逆变器线的长度来进行调整，如图6所 示。开关48调整逆变器的数量，并且也可以通过调制电容性负载的驱动强度或者通过控制 驱动同一节点的级数来控制延迟。一般来说，驱动同一节点的级数较少意味着内插较少并 且延迟较长，而级数较多时内插较多而且延迟较短。也可以采用其它技术来调整内插和/ 或延迟。此外，在某一点处额外的级最终会消耗更多功率而不会产生更高的分辨率。
[0031] 可以通过改变并联器件的数量，每个器件的驱动强度或者被驱动到的负载来对延 迟或内插的量进行调整。
[0032] 因而如图7所示，可以在斜坡发生器之间获取输出电压的地方进行交叉和内插， 所述斜坡发生器由延迟线或环形振荡器l〇b、加法网络42b、以及并联连接的延迟线或环形 振荡器IOc和加法网络42c构成。时钟连接到斜坡发生器以及分数延迟单元52二者。在 一个实施例中，分数延迟单元可以是具有一半延迟的内插单元。例如，如果两条线中每一条 线的延迟都是X皮秒，并且由于处理限制或功率消耗而使得不能再低，那么电路设计允许 甚至更低的延迟。如图7所示，两条延迟线之间的内插是通过将两条延迟线之间X皮秒的 延迟置于单元52中来获得的。现在，由于在两条延迟线之间进行了内插，所以输出延迟小 于X皮秒（并且理想是0. 5x皮秒）。在一些实施例中，同样的原理可以扩展到两条以上的 并行线以进一步减小延迟。
[0033] 存在一些可以能够得益于斜坡发生器的特定具体实现。例如，常规（regular)切 换DC到DC转换器可以采用如文中所述的斜坡发生器。在快速DC到DC转换器的常规控制 环中，输入电压Vin映射成如图8所示的斜坡。图8示出了类似全集成电压调节器的应用。 根据一个实施例，数字斜坡生成54可以提供斜坡信号到比较器56，该比较器56还接收输入 电压Vin以产生如图所示的脉冲宽度调制（PWM)输出。
[0034] 在常规模拟到DC转换器中具有比较器块，其中将输入与模拟