Bmc信号的异步解码器及方法
【技术领域】
[0001]本发明涉及一种BMC (双相标记编码)信号的异步解码器。本发明还涉及一种BMC信号的异步解码方法。
【背景技术】
[0002]BMC信号编码波形如图1所示，属于一种相位调制的编码方法，是将时钟和数据混合在一起传输的编码方法；其原理是使用一个两倍于传输比特率的时钟频率做为基准，把原来一个位数据拆成两部分，当数据为I的时候在该位中间转变一次电位(1->0或0->1)变成10或01，当数据为O的时候则不转变电位，变成11或00。同时每一个位开头的电平与前一个位结尾的电平要不同，这样接收端才能判断每个位的边界。使用BMC编码可以让传输端与接收端只需一条数据线就可以将数据正确的传送与接收，并且在接收两端保持很好的同步性。
[0003]现有的BMC信号的异步解码器在接收信号有毛刺的情况下性能不好，容易造成接收数据出错。
【发明内容】
[0004]本发明要解决的技术问题是提供一种BMC信号的异步解码器，能改善其接收性能，避免接收数据出错；为此，本发明还要提供一种BMC信号的异步解码方法。
[0005]为解决上述技术问题，本发明的BMC信号的异步解码器，包括:
[0006]一去毛刺电路，用于去除BMC信号中的毛刺；
[0007]一相位跳变检测电路，与所述去毛刺电路相连接，用于检测BMC信号相位变化的边沿，并将该相位变化的边沿作为数据的判决点、电平计数器的复位点以及半比特样点个数的更新点；
[0008]一电平计数器，与所述相位跳变检测电路相连接，用于记BMC信号电平长度；
[0009]一寄存器及自适应逻辑电路，与所述电平计数器相连接，其自适应逻辑电路采用自适应的方式得到半比特样点个数；其寄存器用于保存该半比特样点个数；
[0010]一判决逻辑电路，与所述相位跳变检测电路、电平计数器和寄存器以及自适应逻辑电路相连接，在每个数据的判决点，对所述电平计数器的计数值和半比特样点个数寄存器中保存的半比特样点个数进行比较；判决收到的数据是O或I。
[0011]所述BMC信号的异步解码方法是采用如下技术方案实现的:
[0012]采用一个频率远大于BMC信号比特率的时钟作为时钟信号，用一个电平计数器记录正在接收的BMC信号的低电平或高电平内所计的时钟信号个数；在电平计数器的复位点，将该电平计数器清O后再计数；
[0013]用一个寄存器记录BMC信号半个比特宽度的采样点个数即半比特样点个数，此后在每个数据的判决点，对所述电平计数器的值与半比特样点个数进行比较，如果电平计数器的值是在半比特样点个数的1.5倍?2.5倍之间则收到的是0，如果电平计数器的值是在半比特样点个数的0.75倍?1.5倍之间则表示收到的是I。
[0014]所述异步指的是解码电路用的时钟信号与接收到的BMC信号不一定是同源时钟产生的。
[0015]本发明利用高速采样时钟对BMC信号进行解调，改善了 BMC信号的异步解码器接收数据性能，在接收信号有毛刺的情况下能够避免接收数据出错，并且具有自适应快，解码准确的优点。
【附图说明】
[0016]下面结合附图与【具体实施方式】对本发明作进一步详细的说明:
[0017]图1是BMC信号波形示意图；
[0018]图2是所述BMC信号的异步解码器结构框图。
【具体实施方式】
[0019]结合图2所示所述BMC信号的异步解码器的实现原理如下:
[0020]采用一个频率远大于BMC信号比特率的时钟作为采样时钟即时钟信号clk，用一个电平计数器记录正在接收的BMC信号的低电平或高电平内所计的时钟信号个数。在电平计数器的复位点，将该电平计数器清O后再计数。
[0021]用一个寄存器记录BMC信号半个比特宽度的采样点个数(以下简称为半比特样点个数)。此后在每个数据的判决点，将电平计数器的值与半比特样点个数进行比较，如果电平计数器的值是在半比特样点个数的1.5倍?2.5倍之间则收到的是0，如果电平计数器的值是在半比特样点个数的0.75倍?1.5倍之间则表示收到的是I。由于数据I相位跳变发生在bit (比特)中间，数据O相位跳变发生在bit末，因此可见数据I的判决点在bit中间，数据O的判决点在bit末。
[0022]由上可见只要得到半比特样点个数，就可以很容易判断收到的是I还是O。接下来描述半比特样点个数的自适应原理。
[0023]首先把记录半比特样点个数的寄存器复位默认值设为0，以后在每个半比特样点个数的更新点把计数器的值与寄存器的值进行比较。如果计数器的值小于寄存器的值或者大于寄存器的值4倍，则把寄存器的值更新成为当前的计数器值，否则寄存器的值保持原值。采用这种方法经过若干个bit后，就可以得到半个比特宽度的实际采样点个数。
[0024]假定电平计数器一上电就开始计数，由于BMC信号开始传输的时间不确定，因系统而异。因此BMC信号的第一个相位变化的边沿到来时，电平计数器的数值是不确定的，可以分为以下4种情况:
[0025](I)小于等于半比特样点个数的1/2。
[0026](2)大于半比特样点个数的1/2且小于等于半比特样点个数。
[0027](3)大于半比特样点个数且小于整比特样点个数。
[0028](4)大于整比特样点个数。
[0029]由于半比特样点个数的初使值为0，因此在第I个相位变化的边沿，电平计数器的计数值肯定会更新到寄存器里。也就是在第一个相位变化的边沿后寄存器的值也是以上4种情况中的一种。
[0030]后续自适应过程分析如下:
[0031 ] 对于(I)这种情况下，首先要等到接收到一个数据O后，寄存器的值会更新到整比特实际样点个数；再等到接收到一个数据I的相位变化的边沿后就会更新到半比特实际采样点个数；后续不会再更新。
[0032]对于(2)、(3)和(4)这三种情况下，都是等接收到一个数据I的相位变化的边沿后就会更新到半比特实际采样点个数；后续不会再更新。
[0033]由上可见，这种BMC信号的解调方法只要经过多个个比特后就可以对I和O进行正确判决。而一般采用BMC通信的协议在通信刚开始的时候都会提供训练序列，因此该解调方法是非常简单有效的。
[0034]由于这种解调方式会用到高速采样时钟，为了消除毛刺的影响防止错误解码，BMC信号一进来需要利用高速采样时钟即时钟信号elk进行去毛刺处理后再进行解调。
[0035]参见图2所示,在图2所示的实施例中,所述BMC信号的异步解码器,包括:一去毛刺电路，一相位跳变检测电路，一电平计数器，一个寄存器以及自适应逻辑电路，一判决逻辑电路。
[0036]所述BMC信号的异步解码器有3个输入信号:
[0037]1、时钟信号elk;
[0038]2、复位信号 rstn;
[0039]3、BMC 信号 decode_in ；
[0040]所述BMC信号的异步解码器有I个输出信