高速脉动阵列滤波器的系数无缝切换方法
【技术领域】
[0001]本发明涉及宽带高速数据传输技术领域，特别是涉及一种利用高速脉动阵列滤波器处理信号时，滤波器系数的切换方法。
【背景技术】
[0002]对带宽达到几百MHz到几个GHz的宽带无线通信信号的数字解调分析等处理，离不开数字滤波器。特别是在实现宽带无线通信信号数字重定时中的插值功能时，高速脉动阵列滤波器的系数切换问题是其中重要的一环。
[0003]高速脉动阵列滤波器的系数切换通常有两种方法:一是在系数切换期间，停止高速脉动阵列滤波器的计算，待新的滤波器系数切换完成后，重新启动滤波器计算，并在输出一定时钟周期数的无效数据后，开始有效输出；二是在系数切换期间不停止高速脉动阵列滤波器的计算，而是将系数切换期间和切换之后的一段固定时钟周期数的计算输出视为无效并丢弃，在此之后才进行有效数据输出。这两种处理方法都会导致有效数据输出发生停顿，从而造成数据在时间上的不连续，并且不仅会增加整个系统的计算周期开销，而且会导致控制逻辑复杂度的上升。
【发明内容】
[0004]本发明要解决的技术问题是，提供一种高速脉动阵列滤波器的系数无缝切换方法，能够在高速脉动阵列滤波器运算不停止的情况下切换新的系数，并且保证计算输出有效数据的连续性，同时避免了计算周期开销和控制逻辑复杂度的增加。
[0005]本发明的技术方案是:
[0006]本发明利用高速脉动阵列滤波器和系数无缝切换模块实现。其中，系数无缝切换模块包括控制单元、独立双端口 RAM(Radom_access Memory,随机访问存储器)、寄存器组和锁存器组。寄存器组和锁存器组的级数均与高速脉动阵列滤波器的抽头数(定义抽头数为N)相同。控制单元的输入端接收来自外部的系数切换指令，控制单元的输出端分别与独立双端口 RAM、寄存器组和锁存器组的控制端相连接。独立双端口 RAM的写端口接收外部系数输入。寄存器组中的寄存器依次串行连接，寄存器组的第一级寄存器的输入端与独立双端口 RAM的读端口连接。锁存器组中的每个锁存器的输入端与寄存器组中的同级寄存器的输出端相连接。锁存器组中的每个锁存器的输出与高速脉动阵列滤波器的同级抽头乘法器相连。
[0007]高速脉动阵列滤波器的系数无缝切换时，包括下述步骤:
[0008]第一步，将事先预备的候选系数写入独立双端口 RAM，或者将外部实时计算的系数写入独立双端口 RAM ；
[0009]第二步，控制单元接收到外部系数切换指令后，控制独立双端口 RAM将要切换的N个系数串行输出至数据寄存器组的第一个寄存器，同时寄存器组从第一个寄存器开始同步向下一级寄存器做移存操作；
[0010]第三步，在寄存器组的最后一级寄存器完成移存操作之后，独立双端口 RAM的读端口停止读操作；
[0011]第四步，寄存器组从第一级寄存器开始，在N个连续时钟周期内，依次将数据输入同级的锁存器。
[0012]本发明的有益效果是:①切换系数的过程不需要高速脉动阵列滤波器计算的停顿或者增加高速脉动阵列滤波器的无效输出数据，减少了计算周期的损耗和控制逻辑复杂度的上升；②独立双端口 RAM可以同时满足实时计算和事先存储两种系数产生模式；③仅通过寄存器组和移存器组的操作来保证有效数据输出的连续性，操作简便；④适用于数字信号的变系数高速滤波处理。
【附图说明】
[0013]图1是本发明的高速脉动阵列滤波器的系数无缝切换方法实现框图；
[0014]图2是包含系数切换过程的阵列滤波器输出信号仿真图。
【具体实施方式】
[0015]下面结合图1和图2来详细说明本发明的高速脉动阵列滤波器的系数无缝切换方法。
[0016]图1中右侧虚框内为高速脉动阵列滤波器，设高速脉动阵列滤波器共有N个抽头，则其乘加结构共有N级，每一级乘加结构的延迟为2个时钟周期，每相邻两级之间的输入延迟为2个时钟周期。左侧虚框内为系数无缝切换模块，包括独立双端口 RAM、控制模块、寄存器组和锁存器组。控制单元接收来自外部的系数切换指令，并且分别与独立双端口 RAM、寄存器组和锁存器组相连接。独立双端口 RAM的写端口可以随时写入外部实时计算或者候选的滤波器系数，独立双端口 RAM的读端口与寄存器组的第一级寄存器!\的输入端相连。寄存器组从第一级寄存器T1至第N级寄存器T N依次串行连接成移存结构。锁存器组包含N个数据锁存器(锁存器&至锁存器R N)，按照寄存器!\输出连接锁存器R i输入，寄存器T 2输出连接锁存器R2输入，…，寄存器Tn输出连接锁存器Rn输入的方式与寄存器组连接，各个锁存器的输出连接到高速脉动阵列滤波器的同级抽头乘法器(乘法器Tap I到乘法器TapN)的系数输入端，即锁存器&输出连接乘法器Tap I系数输入，锁存器R 2输出连接乘法器Tap 2系数输入，…，锁存器&输出连接乘法器Tap N系数输入。
[0017]无缝系数切换的操作过程为:
[0018]①独立双端口 RAM通过写端口存储外部实时计算的滤波器系数或事先预备好的滤波器系数。
[0019]②控制单元接收到来自外部的系数切换指令后，发出控制指令给独立双端口 RAM的读端口，独立双端口 RAM的读端口则串行连续读出滤波器系数至第一级寄存器T1，读出的系数顺序为降序，即对应乘法器Tap N至乘法器Tap I的系数。同时寄存器组进行移存操作，数据移存方向为寄存器!\至寄存器T 2、寄存器1~2至寄存器T 3、…、寄存器Tim至寄存器Tn中。
[0020]③当从独立双端口 RAM中读出的第一个滤波器系数移存到寄存器1时，寄存器组的移存操作停止，同时独立双端口 RAM中的读端口停止读操作，并在下一个时钟周期开始锁存器组的锁存操作。
[0021]④锁存器组的锁存器按照从锁存器&至锁存器R ,的顺序依次延迟一个时钟周期锁存来自对应寄存器中的系数，按照锁存器组与高速脉动阵列滤波器的连接关系，每个系数在锁存之后立即输出至同级的乘法器系数输入端，并自动加入到高速脉动阵列滤波器的滤波运算当中。
[0022]图2是包含系数切换过程的高速脉动阵列滤波器输出信号的仿真波形。横轴为采样时刻，纵轴为高速脉动阵列滤波器的输出数据值。高速脉动阵列滤波器实现两种低通滤波器功能，即通过两组系数的切换实现两种不同的低通滤波器，两种低通滤波器通带均为50MHz?高速脉动阵列滤波器抽头数为16。输入信号是一个正弦信号，频率为20MHz，输入信号采样率为200MSpS。系数切换从第512点开始，从图中可以看出滤波器输出信号波形是连续的，没有出现断点和停顿点。上述实验证明，采用本发明可以实现高速脉动阵列滤波器的系数无缝切换。
【主权项】
1.一种高速脉动阵列滤波器的系数无缝切换方法，利用高速脉动阵列滤波器和系数无缝切换模块实现，其特征在于， 其中，系数无缝切换模块包括控制单元、独立双端口 RAM、寄存器组和锁存器组；寄存器组和锁存器组的级数均与高速脉动阵列滤波器的抽头数N相同；控制单元的输入端接收来自外部的系数切换指令，控制单元的输出端分别与独立双端口 RAM、寄存器组和锁存器组的控制端相连接；独立双端口 RAM的写端口接收外部系数输入；寄存器组中的寄存器依次串行连接，寄存器组的第一级寄存器的输入端与独立双端口 RAM的读端口连接；锁存器组中的每个锁存器的输入端与寄存器组中的同级寄存器的输出端相连接；锁存器组中的每个锁存器的输出与高速脉动阵列滤波器的同级抽头乘法器相连； 高速脉动阵列滤波器的系数无缝切换时，包括下述步骤: 第一步，将事先预备的N个系数写入独立双端口 RAM，或者将外部实时计算的N个系数写入独立双端口 RAM ； 第二步，控制单元接收到外部系数切换指令后，控制独立双端口 RAM将要切换的N个系数串行输出至数据寄存器组的第一个寄存器，同时寄存器组从第一个寄存器开始同步向下一级寄存器做移存操作； 第三步，在寄存器组的最后一级寄存器完成移存操作之后，独立双端口 RAM的读端口停止读操作； 第四步，寄存器组从第一级寄存器开始，在N个连续时钟周期内，依次将数据输入同级的锁存器； 锁存器的输出即为高速脉动阵列滤波器同级抽头乘法器的系数。
【专利摘要】本发明提供一种高速阵列滤波器的系数无缝切换技术，能够保证系数切换不影响滤波器输出数据信号的连续性，减少了计算周期的损耗和控制逻辑复杂度的上升，适用于宽带信号的变系数高速滤波处理。本发明的技术方案是：①将高速阵列滤波器的各种变化的系数事先准备好，或提前实时计算新的系数，存储在独立双端口RAM当中；②独立双端口RAM一端为系数写入端口，另外一端为对阵列滤波器的家在端口；③系数的加载为串行结构；④通过不同抽头系数的时钟周期延迟和所存来完成系数的加载，并保证滤波器输出数据的连续性。
【IPC分类】H03H17-02
【公开号】CN104682920
【申请号】CN201510104258
【发明人】杨军, 高凯, 朱江, 邹建彬, 周资伟, 卢树军, 王世练, 张炜, 叶剑民, 张尔扬
【申请人】中国人民解放军国防科学技术大学
【公开日】2015年6月3日
【申请日】2015年3月10日