一种格雷码盘的制作方法
【技术领域】
[0001]本发明涉及格雷码盘领域，尤其涉及的是一种格雷码盘。
【背景技术】
[0002]格雷码属于可靠性编码，是一种错误最小化的编码方式。因为，虽然自然二进制码可以直接由数/模转换器转换成模拟信号，但在某些情况，例如从十进制的3转换为4时二进制码的每一位都要变，能使数字电路产生很大的尖峰电流脉冲。而格雷码则没有这一缺点，它在相邻位间转换时，只有一位产生变化。它大大地减少了由一个状态到下一个状态时逻辑的混淆。由于这种编码相邻的两个码组之间只有一位不同，因而在用于方向的转角位移量一数字量的转换中，当方向的转角位移量发生微小变化(而可能引起数字量发生变化时，格雷码仅改变一位，这样与其它编码同时改变两位或多位的情况相比更为可靠，即可减少出错的可能性。
[0003]现有技术中多采用格雷码盘用于检测或计数，在编码器或电刷装置读取格雷码盘时常会出现跳刷或漏刷的现象，即由于电刷装置转速过快，出现电刷装置弹跳过某个格雷码，导致计数错误的现象，不利于格雷码的使用。
[0004]因此，现有技术还有待于改进和发展。
【发明内容】
[0005]鉴于上述现有技术的不足，本发明的目的在于提供一种格雷码盘，克服现有技术中格雷码盘易跳刷计数不准确的技术缺陷。
[0006]本发明的技术方案如下:
一种格雷码盘，包括PCB板，所述PCB板上设有分别与触发器的电位刷连接的第一格雷码道、第二格雷码道、第三格雷码道和第四格雷码道；
其中第一格雷码道、第二格雷码道和第三格雷码道上分别设有用于计数的若干个计数格雷码，两个相邻所述计数格雷码之间还设有用于放置所述电位刷跳刷的防跳码；
位于所述第三格雷码道内侧的，用于作为零位信号输出标签的第四格雷码道。
[0007]上述格雷码盘，其中所述第一格雷码道、第二格雷码道、第三格雷码道和第四格雷码道均为铜箔格雷码道。
[0008]上述格雷码盘，其中所述第一格雷码道、第二格雷码道、第三格雷码道和第四格雷码道的工作电位为3.3V。
[0009]上述格雷码盘，其中，所述触发器为JK触发器。
[0010]上述格雷码盘，其中，所述计数格雷码连接的电位大于所述防跳码连接的电位或所述计数格雷码连接的电位小于所述防跳码连接的电位。
[0011]上述格雷码盘，其中，所述防跳码连接的电位为零。
[0012]本发明所提供的格雷码盘，由于采用在第一格雷码道、第二格雷码道和第三格雷码道上分别设有用于计数的若干个计数格雷码，两个相邻所述计数格雷码之间还设有用于放置所述电位刷跳刷的防跳码；由于防跳码与计数格雷码等高，当电位刷转动时不会跳动，从而防止电位刷漏刷格雷码使格雷码计数更准确。
【附图说明】
[0013]图1是本发明中格雷码盘较佳实施例的示意图。
[0014]图2是本发明中格雷码盘较佳实施例的局部示意图。
[0015]图中:1、第一格雷码道；2、第二格雷码道；3、第三格雷码道；4、第四格雷码道；5、计数格雷码；6、防跳码；7、PCB板。
【具体实施方式】
[0016]本发明提供一种格雷码盘，为使本发明的目的、技术方案及效果更加清楚、明确，以下参照附图并举实例对本发明进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
[0017]请参阅图1所示，本发明提供的格雷码盘，包括PCB板7，所述PCB板7上设有4圈格雷码道。最外圈设置的为第一格雷码道1，依次的、第一格雷码道I的内侧设置第二格雷码道2和第三格雷码道3。所述第一格雷码道1、第二格雷码道2和第三格雷码道3用于计数，并分别与触发器连接，然后触发器进行编码后输出至单片机进行运算处理。现有技术中的格雷码盘仅设置有用于计数的第一、第二和第三格雷码道，且格雷码道中的两个相邻格雷码之间为空，即不设置金属格雷码，通常为PCB板7空白区。在使用时，触发器的电位刷从相邻两个格雷码中的其中一个格雷码上经过后，需经过一 PCB板7空白区然后再刷取另一个格雷码，但在电位刷从PCB板7空白区转动到另一个格雷码(即第二个格雷码)上时，容易发生跳码现象。跳码现象的产生会造成计数误差，电位刷少刷了一个或多个格雷码将会对测量结构造成不可弥补的误差。
[0018]为克服上述技术问题，如图2所示，本发明提供的格雷码盘中，所述PCB板7上设有分别与触发器的电位刷连接的第一格雷码道1、第二格雷码道2、第三格雷码道3和第四格雷码道4。其中第一格雷码道1、第二格雷码道2、第三格雷码道3上分别设有用于计数的若干个计数格雷码5，两个相邻所述计数格雷码5之间还设有用于放置所述电位刷跳刷的防跳码6。所述计数格雷码5和所述防跳码6互补的形成一个完整的格雷码道，且所述计数格雷码5和所述防跳码6等高设置；所述计数格雷码5和所述防跳码6之间通过蚀刻计数相互隔离。当有电位刷经过所述第一、第二和第三格雷码道时，由于计数格雷码5和防跳码6互补，且等高，在电位刷经过时不会发生跳码现象或漏刷现象，解决了现有技术中格雷码计数不准的问题。
[0019]具体的，所述第一格雷码道1、第二格雷码道2、第三格雷码道3和第四格雷码道4的工作电位为3.3V。使用本发明中的计数用格雷码，当所述触发器为JK触发器时，JK触发器的电位刷设置在所述计数用格雷码中心围绕所述计数用格雷码转动，所述电位刷对应不同的格雷码道设有不同的电位刷。当电位刷经过相邻的三个格雷码时，即经过第一格雷码道1、第二格雷码道2和第三格雷码道3中的相邻的三个计数格雷码5或防跳码6时。
[0020]例如电位刷移动到第一格雷码道1、第二格雷码道2和第三格雷码道3的防跳码6上，此时的防跳码6上的电位可记为零，则JK触发器记录格雷码值并传输至单片机中存为OOO的二进制编码，电位刷继续移动当电位刷检测到一电位时，即电位刷移动并触发到了计数格雷码5，例如该计数格雷码5为第三格雷码道3上的计数格雷码，则JK触发器记录格雷码值并传输至单片机中存为001的二进制编码，然后电位刷继续移动、以此类推得出不同的格雷码值，此为现有计数再次不再赘述。所不同的是，第一、第二和第三格雷码道中的计数格雷码5均带有电位可触发电位刷，而设计防跳码6连接的电位为零电位的格雷码，当电位刷触及所述防跳码6时记录为空。由于防跳码与计数格雷码等高，当电位刷转动时不会跳动，通过防跳码6可防止电位刷因转速过快而产生的跳码或漏刷现象，使格雷码盘计数更为准确。
[0021]作为本发明的另一具体实施例，在设置计数格雷码5和防跳码6的电位时，也可将所述计数格雷码5连接的电位大于所述防跳码6连接的电位或所述计数格雷码5连接的电位小于所述防跳码6连接的电位。若计数格雷码5的电位大于防跳码6的电位时，电位刷触发防跳码6的低电位时则记录为空或零；当计数格雷码的电位小于防跳码6的电位时，电位刷触发防跳码6的高电位时则记录为空或零。
[0022]进一步地，当电位刷转动一圈以后将会累计式的开始第二圈的转动并计数，本发明在位于所述第三格雷码道3内侧的，独立于第一至第三格雷码道之外的、独立设置的一圈格雷码道的第四格雷码道4，用于作为零位信号输出标签。即第四格雷码道4具有零位参考的作用，电位刷每转完一圈则会触发输出一次脉冲信号，将第四格雷码道4的格雷码作为机械零位记录，以实现多圈的无限累加和测量。
[0023]更进一步地，上述的格雷码盘中，所述第一格雷码道1、第二格雷码道2、第三格雷码道3和第四格雷码道4均为铜箔格雷码道，能够有效传递电位，达到测量准确的效果。
[0024]综上所述，本发明所提供的格雷码盘，由于采用在第一格雷码道1、第二格雷码道2和第三格雷码道3上分别设有用于计数的若干个计数格雷码5，两个相邻所述计数格雷码5之间还设有用于放置所述电位刷跳刷的防跳码6 ;由于防跳码与计数格雷码等高，当电位刷转动时不会跳动，从而防止电位刷漏刷格雷码使格雷码计数更准确。
[0025]应当理解的是，本发明的应用不限于上述的举例，对本领域普通技术人员来说，可以根据上述说明加以改进或变换，例如，所有这些改进和变换都应属于本发明所附权利要求的保护范围。
【主权项】
1.一种格雷码盘，其特征在于，包括PCB板，所述PCB板上设有分别与触发器的电位刷连接的第一格雷码道、第二格雷码道、第三格雷码道和第四格雷码道； 其中第一格雷码道、第二格雷码道和第三格雷码道上分别设有用于计数的若干个计数格雷码，两个相邻所述计数格雷码之间还设有用于放置所述电位刷跳刷的防跳码； 位于所述第三格雷码道内侧的，用于作为零位信号输出标签的第四格雷码道。
2.根据权利要求1所述的格雷码盘，其特征在于，所述第一格雷码道、第二格雷码道、第三格雷码道和第四格雷码道均为铜箔格雷码道。
3.根据权利要求1所述的格雷码盘，其特征在于，所述第一格雷码道、第二格雷码道、第三格雷码道和第四格雷码道的工作电位为3.3V。
4.根据权利要求1所述的格雷码盘，其特征在于，所述触发器为JK触发器。
5.根据权利要求1所述的格雷码盘，其特征在于，所述计数格雷码连接的电位大于所述防跳码连接的电位或所述计数格雷码连接的电位小于所述防跳码连接的电位。
6.根据权利要求1所述的格雷码盘，其特征在于，所述防跳码连接的电位为零。
【专利摘要】本发明公开了一种格雷码盘，包括PCB板，所述PCB板上设有分别与触发器的电位刷连接的第一格雷码道、第二格雷码道、第三格雷码道和第四格雷码道；其中第一格雷码道、第二格雷码道和第三格雷码道上分别设有用于计数的若干个计数格雷码，两个相邻所述计数格雷码之间还设有用于放置所述电位刷跳刷的防跳码；位于所述第三格雷码道内侧的，用于作为零位信号输出标签的第四格雷码道。采用本发明能够防止电位刷漏刷格雷码使格雷码计数更准确。
【IPC分类】H03M7-16
【公开号】CN104767531
【申请号】CN201510110503
【发明人】李向吉, 谢广宝, 李鹏, 夏伟
【申请人】东莞捷荣技术股份有限公司
【公开日】2015年7月8日
【申请日】2015年3月13日