逐次逼近型模数转换器及其基于误码检测的数字校正方法
【技术领域】
[0001] 本发明属于数模混合集成电路设计领域，涉及一种逐次逼近型模数转换器及其基 于误码检测的数字校正方法。
【背景技术】
[0002] 模数转换器能够将自然界中的模拟信号转换成适合计算机处理的数字信号，是信 息技术产业中的一个关键模块，同时也是集成电路设计领域的一个重要方向。随着现代无 线通信技术的发展，模数转换器正朝着高精度，高速度和低功耗的方向发展。相比于流水线 型模数转换器和过采样模数转换器，逐次逼近型模数转换器具有相对较低的功耗，中等甚 至较高的速度和精度，同时能够充分受益于现代集成电路尺寸的日益缩小。逐次逼近型模 数转换器的综合优势使其具有广泛的市场，也成为了数模混合集成电路设计领域的热点。
[0003] 图1所示为逐次逼近型模数转换器的典型结构，其中采样保持电路接收模拟输 入，同时受到采样时钟的控制，逐次逼近逻辑电路提供数字输出，同时控制数模转换器产生 l/2 nVKEF(其中η为任意正整数，Vkef为模数转换器供电电压）的比较电压，通过二分算法， 比较器比较采样保持电路和数模转换器电路的输出电压，并将结果反馈到逐次逼近逻辑电 路，直至比较结果达到逐次逼近型模数转换器的设计精度。
[0004] 在图1所示的逐次逼近型模数转换器的典型结构中，模数转换电路是制约系统精 度和速度的关键模块。电荷重分配型数模转换电路具有低功耗的优点，并充分受益于现代 集成电路尺寸的日益缩小，因而成为了模数转换电路的典型结构。图2所示为传统的电荷 重分配型数模转换电路，由二进制加权电容阵列构成。以图2显示的9位二进制加权电容 阵列为例，从最低位到最高位的电容值为C，2C，…，256C，如果模数转换器的位数很高，则其 中电容大小以指数规模增长，会导致电容阵列消耗很大的芯片面积，因而传统的电荷重分 配型数模转换电路并不适用于高精度的模数转换器设计。
[0005] 针对传统的电荷重分配型数模转换电路的上述问题，分段式电荷重分配型模数转 换电路提供了可行的替代方案。图3所示为9位分段式电荷重分配型模数转换电路，由低 段电容阵列、高段电容阵列和桥接电容构成。低段电容阵列与高段电容阵列结构相同，由C， C，2C，4C，8C共5个电容构成，桥接电容设计成16/15C。这样，相比于传统的电荷重分配型 数模转换电路，分段式电荷重分配型模数转换电路将总电容大小从512C减小到了 33. 07C， 从而大大减小了芯片面积。
[0006] 然而，分段式电荷重分配型模数转换电路也带来了新的问题。在集成电路工艺中， 能够实现精确制造的电容大小通常都是整数型的，分数型的电容大小在制造的过程中会引 入一定的电容失配。如图4所示，由于分段式电荷重分配型模数转换电路中存在一个电容 大小为16/15C的桥接电容C b，这就给模数转换电路带来了电容失配。同时，桥接电容(；的 存在还会带来一些寄生电容，如图4中CPdP Cp2所示。工艺失配和寄生电容会造成逐次逼 近型模数转换器的积分非线性和微分非线性误差，从而大大降低逐次逼近型模数转换器的 实际精度。
【发明内容】
[0007] 基于上述背景，针对分段式电荷重分配型模数转换电路存在的工艺失配和寄生电 容的问题，本发明提出了一种基于误码检测的逐次逼近型模数转换器的数字校正方法，通 过增加提出的校正电容，对桥接电容进行校正，缓解分段式电荷重分配型模数转换电路中 工艺失配和寄生电容的问题，从而提高逐次逼近型模数转换器的实际精度。
[0008] 定量分析电容失配和寄生电容引起的分段式数模转换电路的非线性。如图4所 示，对于一个N位的分段式数模转换电路，假设它的数字输入D in: (Dm，…，D1^D1，…，Dtl), 其中N = m+1，高段电容阵列为m-1位，低段电容阵列为1+1位。假设高段电容阵列的总电 容为CM，低段电容阵列的总电容为Q，考虑桥接电容(；的电容失配和寄生电容C P1、Cp2的影 响，分段式数模转换电路的输出电压^_为
【主权项】
1. 一种带有数字校正功能的逐次逼近型模数转换器，其特征在于包括： 比较器； 与比较器输入端相连的采样保持电路； 与比较器输入端相连的带校正电容的电荷重分配型数模转换器电路； 与比较器输出端相连的逐次逼近逻辑电路； 与带校正电容的电荷重分配型数模转换器电路相连的数字校正逻辑电路； 所述的带校正电容的电荷重分配型数模转换器电路在分段式电荷重分配型数模转换 电路基础上增加了校正电容，校正电容与分段式电荷重分配型数模转换电路的低段电容阵 列并联，校正电容由开关控制的四路电容并联实现，四路电容的大小分别为0. 5C，C，2C，4C， 其中大小为〇. 5C的电容由两个大小为C的单位电容串联构成，大小为C的电容由单位电容 构成，大小为2C，4C的电容分别由2个和四个大小为C单位电容并联构成。
2. 根据权利要求1所述的逐次逼近型模数转换器，其特征在于所述的数字校正逻辑 电路包括："XXXX11111"数据选择器、"XXXX01111"数据选择器、8位计数器A、8位计数器 B、D触发器、4位上升/下降计数器C，逐次逼近型模数转换器输出数码经"xxxxlllll"数 据选择器、"XXXX01111"数据选择器选择，"xxxxlllll"数据选择器与8位计数器A相连， "xxxxO1111"数据选择器选择与8位计数器B相连，D触发器用于比较8位计数器A和8位 计数器B的溢出速度，D触发器的两个输出连接到4位上升/下降计数器C，4位上升/下 降计数器C中的每一位数码分别控制校正电容的每路开关。
3. -种如权利要求1所述逐次逼近型模数转换器的基于误码检测的数字校正方法，其 特征在于包括如下步骤： 1)校正电容G的初始值设置为3. 5C，其中C是数模转换电路的单位电容，由于校正电 容G的调节范围是0-7. 5C，这样校正电容就能够根据误码检测的结果向电容增大或减小的 方向调整； 2)数字校正逻辑电路从逐次逼近逻辑电路的数字输出中随机获取N个9位数字输出数 码； 3) 数字校正逻辑电路中的"xxxxlllll"数据选择器选择出最后5位数码为"11111" 的9位数字输出数码，并将其标记为A组，"xxxxOllll"数据选择器选择出最后5位数码为 "01111"的9位数字输出数码，并将其标记为B组； 4) 数字校正逻辑电路中有两个相同的8位计数器A和B，其中计数器A用于统计A组 数码的数量，计数器B用于统计B组数码的数量； 5)D触发器用于比较8位计数器A和8位计数器B的溢出速度，如果计数器B的溢出 速度快于计数器A，数字校正逻辑电路会产生一个"UP"信号并反馈给校正电容G使校正 电容G增加0. 5C;如果计数器A的溢出速度快于计数器B，数字校正逻辑电路会产生一个 "DOWN"信号并反馈给校正电容G使校正电容&减少0. 5C;如果计数器B的溢出速度与计 数器A的溢出速度相等，则校正电容&的值不变； 6) 步骤5)完成后，数字校正逻辑电路清空8位计数器A和B，并重复步骤2)到步骤 6)〇
4. 根据权利要求1所述的数字校正方法，其特征在于所述的步骤6)中，当校正电容q 为〇时，若计数器A的溢出速度仍快于计数器B，数字校正逻辑电路产生一个"DOWN"信号并 反馈给校正电容G其值仍保持O不变。
5.根据权利要求1所述的数字校正方法，其特征在于所述的步骤6)中，当校正电容q为7. 5C时，若计数器B的溢出速度仍快于计数器A，数字校正逻辑电路产生一个"UP"信号 并反馈给校正电容G其值仍保持7. 5C不变。
【专利摘要】本发明公开了一种逐次逼近型模数转换器及其基于误码检测的数字校正方法。校正方法包括：1）设定校正电容的初始值，2）数字校正逻辑电路随机获取转换器的数字输出数码，3）将输出数码分成A和B两组，并由8位计数器A和B计数，4）如果B的溢出速度快于A，使校正电容增加0.5C；如果A溢出速度快于B，使校正电容减少0.5C；如果B的溢出速度与A相等，则校正电容的值不变；5）步骤4）完成后，数字校正逻辑电路清空8位计数器A和B，并重复步骤2）到步骤4）。本发明所提出的校正方法，具体的校正过程与逐次逼近型模数转换器的转换过程同步进行，无需额外的校正周期或校正时间，能够对PVT的变化做出实时响应，具有实时校正的优点。
【IPC分类】H03M1-10
【公开号】CN104779954
【申请号】CN201510173136
【发明人】朱晓雷, 黄汝霖, 邵雷来, 吴佳佳, 孙国权, 王武广
【申请人】浙江大学
【公开日】2015年7月15日
【申请日】2015年4月13日