Ldpc解码器和ldpc解码方法
【技术领域】
[0001 ] 本申请涉及LDPC解码器和LDPC解码方法。
【背景技术】
[0002]LDPC(Low Density Parity Check,低密度奇偶校验码)码首先由美国麻省理工学院的Gallager教授在1962年提出，但此后未能引起人们的广泛关注，直到上个世纪九十年代才由MacKay等人重新发现并推广了 LDPC码。近年来，由于BP (Belief Propagat1n)译码算法在LDPC码译码中的应用，以及超大规模集成电路和可编程逻辑器件工艺的不断进步和完善，LDPC码不仅具有接近香农极限的优异性能，还具有译码复杂度低、译码吞吐率高的优点，十分便于硬件实现，这使其逐渐成为研究和应用领域的热点。
[0003]LDPC有三种解码方式，分别是串行解码、部分并行解码和全并行解码。其中串行解码结构简单，但速度慢，吞吐量小；全并行解码器速度最快，吞吐量最高，但是消耗资源多；部分并行解码器是串行解码器和全并行解码器的折中。现阶段，部分并行解码器是领域研究的热点。但是，一些对LDPC解码吞吐量要求较高的通信标准(例如802.1 lad)，其LDPC解码吞吐量要求达到1.7Gbps,即使采用全并行解码器也只能满足部分标准要求。
[0004]为此，期望提供一种新颖的和改进的LDPC解码器和LDPC解码方法，其能够有效地利用解码器中的资源，提高译码器的解码吞吐量。
【发明内容】
[0005]根据本发明一个实施例，提供了一种LDPC解码器，包括:
[0006]变量更新节点模块，包括M个变量更新节点计算单元，用于对输入的消息执行变量节点更新计算，从而获得变量节点更新后信息；
[0007]校验更新节点模块，包括N个校验更新节点计算单元，用于对输入的消息执行校验节点更新计算，从而获得校验节点更新后消息；
[0008]全局互连模块，用于将所述M个变量更新节点计算单元的每个和所述N个校验更新节点计算单元的每个互相连接；
[0009]控制单元，用于执行控制，使得获得的变量节点更新后信息传递给所述N个校验更新节点计算单元的每个，以及使得获得的校验节点更新后消息传递给所述M个变量更新节点计算单元的每个，
[0010]其中，在所述变量更新节点模块完成第k个消息的更新及传递后，在所述校验更新节点模块对所述第k个消息执行校验节点更新计算的同时，所述变量更新节点模块接收第k+Ι个消息以执行变量节点更新计算。
[0011]优选地，所述第k个消息和所述第k+i个消息来自待解码的不同的两个码字。
[0012]优选地，所述解码器还包括:
[0013]检验模块，用于从所述变量更新节点模块接收变量节点更新后信息，并且根据接收的变量节点更新后信息判断解码的码字是否正确。
[0014]优选地，所述检验模块在判断解码的码字正确时输出解码后的码字，以及
[0015]所述检验模块在判断解码的码字不正确时判断所述变量节点更新后信息是否已经迭代处理预定次数，并且当已经迭代处理预定次数时确定解码失败。
[0016]优选地，所述控制单元还比较所述变量更新节点模块执行变量节点更新处理所述的第一时间以及所述检验更新节点模块执行检验节点更新处理所需的第二时间，并且根据第一时间和第二时间中较大的一个的定时执行控制，使得获得的变量节点更新后信息传递给所述N个校验更新节点计算单元的每个，以及使得获得的校验节点更新后消息传递给所述M个变量更新节点计算单元的每个。
[0017]根据本发明另一实施例，提供了一种LDPC解码方法，应用于LDPC解码器，所述LDPC解码器包括变量更新节点模块和校验更新节点模块，所述方法包括:
[0018]通过变量更新节点模块对输入的消息执行变量节点更新计算，从而获得变量节点更新后信息；
[0019]通过校验更新节点模块对输入的消息执行校验节点更新计算,从而获得校验节点更新后消息；
[0020]使得获得的变量节点更新后信息传递给所述变量更新节点模块，以及使得获得的校验节点更新后消息传递给所述校验更新节点模块，
[0021]其中，在所述变量更新节点模块完成第k个消息的更新及传递后，在所述校验更新节点模块对所述第k个消息执行校验节点更新计算的同时，所述变量更新节点模块接收第k+Ι个消息以执行变量节点更新计算。
[0022]优选地，所述第k个消息和所述第k+Ι个消息来自待解码的不同的两个码字。
[0023]优选地，所述方法还包括:
[0024]从所述变量更新节点模块接收变量节点更新后信息，并且根据接收的变量节点更新后信息判断解码的码字是否正确。
[0025]优选地，在判断解码的码字正确时输出解码后的码字，以及
[0026]在判断解码的码字不正确时，判断所述变量节点更新后信息是否已经迭代处理预定次数，并且当已经迭代处理预定次数时确定解码失败。
[0027]优选地，所述方法还包括:
[0028]比较所述变量更新节点模块执行变量节点更新处理所述的第一时间以及所述检验更新节点模块执行检验节点更新处理所需的第二时间，以及
[0029]根据第一时间和第二时间中较大的一个的定时执行控制，使得获得的变量节点更新后信息传递给所述检验更新节点模块，以及使得获得的校验节点更新后消息传递给所述变量更新节点模块。
[0030]因此，根据本发明实施例的LDPC解码器和LDPC解码方法，其能够有效地利用解码器中的资源，提高译码器的解码吞吐量。
【附图说明】
[0031]图1是描述现有技术的LDPC解码器的硬件配置框图；
[0032]图2是描述现有技术的LDPC解码方法的流程图；
[0033]图3是描述根据本发明实施例的解码器的功能配置框图；
[0034]图4是描述根据本发明实施例的解码方法的解码调度方式；以及
[0035]图5是描述根据本发明实施例的解码方法的流程图。
【具体实施方式】
[0036]下面，将参考附图详细描述根据本发明实施例的LDPC解码器和LDPC解码方法。
[0037]在描述根据本发明实施例的LDPC解码器和LDPC解码方法之前，首先简要描述现有技术中的LDPC解码器和LDPC解码方法。
[0038]图1是描述现有技术的LDPC解码器的硬件配置框图。如图1所示，典型的LDPC解码器主要包括三个部分:1)变量更新节点(variable node update, VNU)模块；2)校验更新节点(check node update, CNU)模块；和 3)互连(Global Interconnect1ns)模块。
[0039]需要注意的是，虽然图中只示出VNU模块包括12个VNU单元，但是取决于实际需要，VNU模块可以包括更多或更少的VNU单元。同样地，虽然图中只示出CNU模块包括6个CNU单元，但是取决于实际需要，CNU模块可以包括更多或更少的CNU单元。
[0040]互连模块通过内部的接线将VNU模块中的12个VNU单元的每个与CNU模块中的6个CNU单元互相连接，从而每个VNU单元可以使用来自CNU单元的消息，并且每个CNU单元可以使用来自VNU单元的消息。
[0041]在图1所示的LDPC解码的配置下，现有的LDPC解码方法的工作流程如图2所示。
[0042]图2是描述现有技术的LDPC解码方法的流程图。在图2所示的LDPC解码方法中，包括以下步骤:<