一种接收机的数字下变频方法及装置的制造方法
【技术领域】
[0001] 本发明设及一种数字下变频的方法及装置，属于数字中频技术领域。
【背景技术】
[0002] 目前全数字中频技术的接收机产品也屡见不鲜，但能分析宽带频谱信号的接收机 确不多。而且就数字下变频来说，一般的方法都是由NC0(数字控制振荡器）产生本振信 号，再通过数字混频器进行正交解调，将接收到的中频信号下变频到零中频；接着经过数字 低通滤波器进行抗混叠滤波和信号提取。但是该种方法在FPGA中实现时需要大量的乘操 作，即需要大量的乘操作，不仅消耗了大量FPGA的资源，在FPGA运行时也需要大量计算时 间。
【发明内容】
[0003] 发明目的；本发明的目的是在接收机中针对现有数字下变频方式，在特殊的中频 和采样频率下，提出一种数字下变频方法及装置，通过在FPGA中不需要使用乘法器的混频 方法W及只需普通FIR滤波器一半乘法器的低通抽取滤波器，来实现宽带接收机的数字下 变频。
[0004] 技术方案；为实现上述发明目的，本发明采用如下技术方案：
[0005] -种接收机的数字下变频方法，用于对中频为AMHz，带宽小于2A/3MHZ的模拟信 号进行下变频，所述方法包括：
[0006] (1)通过模数转换器采用4A/3MHZ的采样频率对模拟信号进行带通采样，得到频 率为2A/3MHZ的两路采样信号，分别为偶数路信号pO(n)和奇数路信号pi(n) ;n为自然数；
[0007] (2)对采样后的信号进行定点数字混频，混频后信号分为I路和Q路两路，其中数 字混频后I路信号的取值为；n为偶数时取值pO(n) ;n为奇数时取值-pO(n)，Q路信号的取 值为；n为偶数时取值pi(n) ;n为奇数时取值-pi(n);
[0008] (3)分别对混频后的I路信号和Q路信号通过FIR低通滤波器进行低通抽取滤波， 得到I路和Q路的最终输出信号；其中，I路信号进行低通抽取滤波时，使用FIR滤波器系 数中的偶数序号系数值，Q路信号进行低通抽取滤波时，使用FIR滤波器系数中的奇数序号 系数值。
[0009] 进一步地，所述步骤（3)在进行低通抽取滤波时，根据FIR滤波器系数的对称性， 先进行加法运算，然后把加法运算的结果再进行串行的乘累加运算，得到滤波结果。
[0010] 进一步地，所述乘累加运算操作由多个乘法器和寄存器构成的流水线运算结构实 现。
[0011] 接收机的数字下变频装置，包括：
[0012] 带通采样模块，用于对中屯、频点为AMHz，带宽小于2A/3MHZ的模拟信号使用 4A/3MHZ的采样频率进行带通采样，输出频率为2A/3MHZ的两路采样信号，分别为偶数路信 号p0(n)和奇数路信号pl(n) ;n为自然数；
[0013] 定点数字混频模块，用于对采样后的信号进行定点数字混频，混频后信号分为I 路和Q路两路，其中数字混频后I路信号的取值为；n为偶数时取值pO(n) ;n为奇数时取 值-pO(n)，Q路信号的取值为；n为偶数时取值pi(n) ;n为奇数时取值-pi(n);
[0014] W及，低通抽取滤波器模块，用于分别对混频后的I路信号和Q路信号通过FIR低 通滤波器进行低通抽取滤波，得到I路和Q路的最终输出信号；其中，I路信号进行低通抽 取滤波时，使用FIR滤波器系数中的偶数序号系数值，Q路信号进行低通抽取滤波时，使用 FIR滤波器系数中的奇数序号系数值。
[0015] 有益效果；本发明能在不需要乘法器的情况下进行数字混频，同时能在比普通 FIR滤波器节省一半乘法器的情况下完成低通抽取滤波。节省了大量的FPGA资源与运算时 间，实现了接收机数字下变频的实时性。
【附图说明】
[0016] 图1是本发明中整个数字下变频模块的整体结构框图。
[0017] 图2是本发明中整个带通采样过程的FPGA模块框图。
[0018] 图3是本发明中数字定点混频模块结构框图。
[0019] 图4是本发明中I路低通抽取滤波器模块的结构框图。
【具体实施方式】
[0020] 下面结合附图对本发明的技术方案进行详细说明：
[0021] 本发明实施例公开的数字下变频方案是W160MHz带宽接收机中的实现为例，针 对中频为300MHz，采样频率为400MHz的数字中频信号的数字下变频方案。由采样定理得， 一个中频为300MHz，带宽为160MHz的模拟信号经过400MHz的采样频率采样后，频谱会进行 搬移，其中正频率部分的信号搬移到了（-180MHZ，-20MHz)上。此时只需通过数字混频把频 谱向右搬移lOOMHz并且进行低通抽取滤波就能实现数字下变频。
[0022] 如图1所示，为本发明实施例提供的接收机的数字下变频装置的整体结构框图， 数字下变频装置的具体实现是基于FPGA的，主要包括S个模块；400MHz采样频率带通采样 模块、定点数字混频模块和低通抽取滤波器模块；相应的本发明实施例提供的数字下变频 方法也主要包括400MHz采样频率带通采样、定点数字混频和低通抽取滤波=个处理步骤。 下面分别对该=个步骤中设及到的理论推导及具体实现做详细说明。
[0023] (一）400MHz采样频率带通采样
[0024] 带通信号的带宽为160MHz，中频为300MHz，而ADC巧片的采样频率为400MHz， 显然该不符合奈奎斯特采样定理，此处我们运用带通采样定理进行采样。采样后原本 (220MHz, 380MHz)正频率上的信号被延拓到（220MHz+m*400MHz，380MHz+m*400MHz)上，m 取任意整数；（-380MHz,-220MHz)负频率上的信号被延拓到（-380MHz+m*400MHz,-220MHz +m*400MHz)，m取任意整数。显然并没有发生任何混叠。在整个计算过程中，我们只需取 (-180MHZ，-20MHz)上的频谱就能恢复出整个信号。
[0025](二）定点数字混频
[0026] 由数字混频原理得，混频后信号分为I路和Q路两路。设400MHz采样后的信号 为X (n)，混频后I路信号为i (n)，Q路信号为q (n)。片=lOOMHz为需要搬移的频率，fs= 400MHz为采样频率。贝IJ;
【主权项】
1. 一种接收机的数字下变频方法，用于对中频为AMHz，带宽小于2A/3MHZ的模拟信号 进行下变频，其特征在于，所述方法包括： (1) 通过模数转换器采用4A/3MHZ的采样频率对模拟信号进行带通采样，得到频率 为2A/3MHZ的两路采样信号，分别为偶数路信号pO(n)和奇数路信号pl(n) ;n为自然数， n ^ O ; (2) 对采样后的信号进行定点数字混频，混频后信号分为I路和Q路两路，其中数字混 频后I路信号的取值为：n为偶数时取值pO (n) ;n为奇数时取值-pO (n)，Q路信号的取值 为m为偶数时取值pi (n) ;n为奇数时取值-pi (n); (3) 分别对混频后的I路信号和Q路信号通过FIR低通滤波器进行低通抽取滤波，得 到I路和Q路的最终输出信号；其中，I路信号进行低通抽取滤波时，使用FIR滤波器系数 中的偶数序号系数值，Q路信号进行低通抽取滤波时，使用FIR滤波器系数中的奇数序号系 数值。
2. 根据权利要求1所述的一种接收机的数字下变频实现方法，其特征在于，所述步骤 (3)在进行低通抽取滤波时，根据FIR滤波器系数的对称性，先进行加法运算，然后把加法 运算的结果再进行串行的乘累加运算，得到滤波结果。
3. 根据权利要求2所述的一种接收机的数字下变频实现方法，其特征在于，所述乘累 加运算操作由多个乘法器和寄存器构成的流水线运算结构实现。
4. 根据权利要求1所述的一种接收机的数字下变频实现方法，其特征在于，所述模拟 信号的中心频点为300MHz，带宽为160MHz。
5. 根据权利要求4所述的一种接收机的数字下变频实现方法，其特征在于，所述模数 转换器采用ADS5474芯片。
6. 采用如权利要1所述的接收机的数字下变频方法的数字下变频装置，其特征在于， 包括： 带通采样模块，用于对中心频点为AMHz，带宽小于2A/3MHZ的模拟信号使用4A/3MHZ的 采样频率进行带通采样，输出频率为2A/3MHZ的两路采样信号，分别为偶数路信号pO (n)和 奇数路信号Pl (n) ;n为自然数； 定点数字混频模块，用于对采样后的信号进行定点数字混频，混频后信号分为I路 和Q路两路，其中数字混频后I路信号的取值为：n为偶数时取值p0(n) ;n为奇数时取 值-p〇 (n)，Q路信号的取值为：n为偶数时取值pi (n) ;n为奇数时取值-pi (n); 以及，低通抽取滤波器模块，用于分别对混频后的I路信号和Q路信号通过FIR低通滤 波器进行低通抽取滤波，得到I路和Q路的最终输出信号；其中，I路信号进行低通抽取滤 波时，使用FIR滤波器系数中的偶数序号系数值，Q路信号进行低通抽取滤波时，使用FIR滤 波器系数中的奇数序号系数值。
【专利摘要】本发明了公开了一种接收机的数字下变频实现方法及装置。本发明方法通过对中频为AMHz，带宽小于2A/3MHz的带通信号，以采样频率为4A/3MHz进行采样，数字化中频信号。接着利用定点混频和低通抽取滤波器下变频数字中频信号。本发明紧密的把定点混频和低通抽取结合在一起，能实现在不需要使用乘法器的基础上进行混频，在使用原本FIR低通滤波器一半乘法器的基础上完成低通滤波和2倍抽取。
【IPC分类】H03D7-16
【公开号】CN104811142
【申请号】CN201510102192
【发明人】裴文江, 平志琪
【申请人】东南大学
【公开日】2015年7月29日
【申请日】2015年3月9日