一种半桥驱动电路的隔离封装架构的制作方法
【技术领域】
[0001]本发明涉及集成电路设计领域，具体地说是一种半桥集成驱动电路的隔离封装架构。
【背景技术】
[0002]在半桥系统中，由单片机输入PWM信号，通过半桥驱动电路同时驱动两个功率器件(MOSFET或者IGBT)，其中一个是高边开关，一个是低边开关。低边开关的驱动部分工作在较低电压的电源域中，通常为10?20V，而高边开关的驱动部分则是工作在极高的电源域中，可能高达几百甚至上千伏特，这就需要将高边驱动部分与低边驱动部分以及电路的其他逻辑处理部分进行隔离，要在集成电路中形成这样的电隔离，需要极其复杂的半导体制造工艺，也为集成电路的制造带来很大的难度和成本上的增加。
[0003]图1所示为半桥驱动电路的拓扑结构图，包括工作在VCC~GND间电源域的逻辑处理电路101，脉冲产生电路102，低边驱动部分103、104和105和工作在VB~VS间电源域的RS触发器110，高边驱动部分111、112和113以及电平位移电路中的两个超高压NMOS晶体管106、107和电阻108、109。逻辑处理电路101将高边输入信号HIN和低边输入信号LIN进行逻辑处理，产生死区时间以及互锁功能，逻辑处理电路101的输出信号分别送给低边驱动部分的103和脉冲发生模块102。低边驱动部分103、104、105根据输入信号，产生具有足够的驱动能力的输出信号LO来驱动低边开关的开启或关断。脉冲发生模块102根据逻辑处理电路101发出的指令产生指定的窄脉冲信号，来驱动两个超高压NMOS晶体管106和107。超高压NMOS晶体管106和107与电阻108和109构成电平位移电路，将VCOGND电源域中的信号转换成VB~VS电源域的信号输出HO，用于驱动高边开关的开启或关断。
[0004]其中超高压NMOS晶体管106和107在工作过程中，需要承受VB到GND间的高压；而高边驱动部分所工作的电源域是VB?VS’ 二者的相对电压(VB-VS)与VCC-GND相当，通常均为10~20V，所以高边驱动部分的器件本身并不承受高压，但VB、VS相对于GND的绝对电压可能高达几百上千伏特，这就要求高边驱动电路需要被隔离起来，且隔离耐压要大于应用环境所需要的高压。在晶圆上实现如此高的电压隔离，需要在半导体硅片上做隔离阱，隔离阱需要很宽的减压环，占用极大的芯片面积，且半导体制造工艺复杂昂贵，增加了芯片的整体成本。
【发明内容】
[0005]本发明的目的在于提供一种简单易行的半桥驱动电路的隔离封装架构，有效解决半桥驱动电路对高压隔离工艺的依赖，从而使半桥驱动电路的设计变得简单灵活，并且降低电路成本。
[0006]为了实现上述目的，本发明采用的技术方案为，一种半桥驱动电路的隔离封装架构，包括半桥驱动电路本体、引线框架和塑封体，将所述半桥驱动电路本体分割成两个模块，第一模块是工作在VCC~GND电源域的逻辑处理电路、脉冲产生电路、超高压NMOS晶体管和低边驱动电路，第二模块是工作在VB~VS电源域的RS触发器、负载电阻和高边驱动电路，所述第一模块采用特高压(UHV)工艺集成为第一集成块，并在第一集成块上引出两个第一焊盘，所述第二模块采用HV工艺集成为第二集成块，并在第二集成块上引出两个第二焊盘；所述第一集成块和第二集成块并列设置在所述引线框架表面的相应位置上，并通过双芯片封装技术将包含有第一集成块和第二集成块的引线框架封装在所述塑封体内，所述第一焊盘和第二焊盘之间通过导线相连。
[0007]作为本发明的一种改进，所述第一焊盘是从第一集成块上的超高压NMOS晶体管的漏极引出，所述第二焊盘是从第二集成块上的负载电阻与RS触发器相连的那端引出。
[0008]作为本发明的一种改进，所述引线框架为包含双基岛的引线框架，所述第一集成块和第二集成块分别设置在左基岛和右基岛上。
[0009]作为本发明的一种改进，所述超高压NMOS晶体管为N沟道增强型MOS晶体管。
[0010]作为本发明的一种改进，由于所述第二模块工作在VB~VS间的电源域中，前面提到VB-VS的相对电压并不高，通常均为10~20V，所以所述HV工艺采用30V HV工艺完全可以满足电路需求。
[0011]本发明使用双芯片封装技术的物理隔离方式来实现半桥驱动电路中的高边和低边间的隔离，与现有技术中采用PN结隔离相比，隔离效果更好，完全可以满足几千伏特的隔离需求，而PN结隔离要做到上千伏特的隔离是极其困难的；另外，电路的设计简单灵活，实现的代价更低，降低了产品的成本。
【附图说明】
[0012]图1为半桥驱动电路的拓扑结构图。
[0013]图2为本发明的第一集成块的内部电路拓扑结构图。
[0014]图3为本发明的第二集成块的内部电路拓扑结构图。
[0015]图4为本发明的结构示意图。
【具体实施方式】
[0016]为了加深对本发明的理解和认识，下面结合附图对本发明作进一步描述和介绍。
[0017]如图2-4所示，一种半桥驱动电路的隔离封装架构，包括半桥驱动电路本体、引线框架和塑封体，将所述半桥驱动电路本体分割成两个模块，第一模块100是工作在VCC~GND电源域的逻辑处理电路101、脉冲产生电路102、超高压NMOS晶体管106、107和低边驱动电路的103、104、105，其中的超高压NMOS晶体管106和107采用N沟道增强型MOS晶体管，第二模块200是工作在VB?VS电源域的RS触发器203、负载电阻201、202和高边驱动电路的204、205、206。所述第一模块100采用UHV工艺集成为第一集成块，并在第一集成块上的超高压NMOS晶体管的漏极引出两个第一焊盘PADl和PAD2。所述第二模块200采用30VHV工艺集成为第二集成块，并在第二集成块上的负载电阻与RS触发器相连的那端引出两个第二焊盘PADla和PAD2a。所述第一集成块和第二集成块并列设置在所述引线框架表面的左基岛和右基岛上，并通过双芯片封装技术将包含有第一集成块和第二集成块的引线框架封装在同一个塑封体内，所述第一焊盘PADl和第二焊盘PADla之间通过导线相连，所述第一焊盘PAD2和第二焊盘PAD2a之间通过导线相连，从而形成一颗具有完整半桥驱动功能的集成电路。
[0018]本发明将半桥驱动电路的高边和低边部分分成两块电路，并分别采用两种半导体制造工艺(UHV工艺和30V HV工艺)进行设计制造，然后采用双芯片封装技术的物理隔离方式对高边和低边进行隔离，与现有技术的PN结隔离相比，一是隔离效果更好，完全可以满足几千伏特的隔离需求，而PN结隔离要做到上千伏特的隔离是极其困难的，二是实现的代价更低，降低了产品的成本。
[0019]需要说明的是上述实施例，并非用来限定本发明的保护范围，在上述技术方案的基础上所作出的等同变换或替代均落入本发明权利要求所保护的范围。在权利要求中，单词第一、第二的使用不表示任何顺序，可将这些单词解释为名称。
【主权项】
1.一种半桥驱动电路的隔离封装架构，其特征在于:包括半桥驱动电路本体、引线框架和塑封体，将所述半桥驱动电路本体分割成两个模块，第一模块是工作在VCC~GND电源域的逻辑处理电路、脉冲产生电路、超高压NMOS晶体管和低边驱动电路，第二模块是工作在VB~VS电源域的RS触发器、负载电阻和高边驱动电路，所述第一模块采用UHV工艺集成为第一集成块，并在第一集成块上引出两个第一焊盘，所述第二模块采用HV工艺集成为第二集成块，并在第二集成块上引出两个第二焊盘；所述第一集成块和第二集成块并列设置在所述引线框架表面的相应位置上，并通过双芯片封装技术将包含有第一集成块和第二集成块的引线框架封装在所述塑封体内，所述第一焊盘和第二焊盘之间通过导线相连。
2.如权利要求1所述的一种半桥驱动电路的隔离封装架构，其特征在于，所述第一焊盘是从第一集成块上的超高压NMOS晶体管的漏极引出，所述第二焊盘是从第二集成块上负载电阻与RS触发器相连的那端引出。
3.如权利要求1所述的一种半桥驱动电路的隔离封装架构，其特征在于，所述引线框架为包含双基岛的引线框架，所述第一集成块和第二集成块分别设置在左基岛和右基岛上。
4.如权利要求1所述的一种半桥驱动电路的隔离封装架构，其特征在于，所述超高压NMOS晶体管为N沟道增强型MOS晶体管。
5.如权利要求1所述的一种半桥驱动电路的隔离封装架构，其特征在于，所述HV工艺具体为30V HV工艺。
【专利摘要】本发明涉及一种半桥驱动电路的隔离封装架构，包括半桥驱动电路本体，将其分割成两个模块，第一模块是工作在VCC~GND电源域的逻辑处理电路、脉冲产生电路、超高压NMOS晶体管和低边驱动电路，第二模块是工作在VB~VS电源域的RS触发器、负载电阻和高边驱动电路，所述第一模块采用UHV工艺集成为第一集成块，并在第一集成块上引出两个第一焊盘，所述第二模块采用30VHV工艺集成为第二集成块，并在第二集成块上引出两个第二焊盘；所述第一集成块和第二集成块并列设置在引线框架表面的相应位置上，并通过双芯片封装技术将该引线框架封装在同一个塑封体内，所述第一焊盘和第二焊盘之间通过导线相连，从而形成一颗具有完整半桥驱动功能的集成电路。
【IPC分类】H03K19-094
【公开号】CN104821817
【申请号】CN201510261105
【发明人】罗寅, 谭在超, 张海滨
【申请人】苏州锴威特半导体有限公司
【公开日】2015年8月5日
【申请日】2015年5月21日